導(dǎo)語：如何才能寫好一篇數(shù)字電路的設(shè)計(jì)，這就需要搜集整理更多的資料和文獻(xiàn)，歡迎閱讀由公文云整理的十篇范文，供你借鑒。

篇1

【關(guān)鍵詞】數(shù)字電路 抗干擾 差模 共模

1 數(shù)字電路抗干擾研究的意義

隨高速電腦的發(fā)展，CPU時(shí)脈不斷的提升，PCB所能夠承受的時(shí)脈性能也相對(duì)地需要跟著增加。為了提高傳輸?shù)男?，則必須降低電磁干擾的現(xiàn)象。如何設(shè)計(jì)較低電磁干擾的傳輸線，是目前高速數(shù)字時(shí)代非常重視的問題。要解決傳輸線的電磁干擾問題，首先需要從平行線去探討，因?yàn)閮蓷l垂直的傳輸線的電磁干擾非常小，而兩條很靠近的平行線之間存在的電容效應(yīng)及電感效應(yīng)會(huì)產(chǎn)生串音（cross talk）的干擾現(xiàn)象。在差模的傳輸中，電磁幅射的現(xiàn)象較共模傳輸小，也即信號(hào)的能量損失較小，于是能夠保有較好的信號(hào)完整度且對(duì)于其它傳輸線的干擾比較小，因此對(duì)于整體的傳輸效能較佳。由于差模傳輸線能夠有效地解決串音現(xiàn)象，所以在數(shù)字電路的傳輸線中，已經(jīng)漸漸地采用差模的傳輸方式。然而在高速數(shù)字電路中，效能是比較受到重視的，因此雖然使用差模傳輸需要付出額外的成本，但是這種額外的付出在效能提升的考量之下，是普遍可以接受的。

2 數(shù)字電路的干擾機(jī)理分析

一是共模與差模傳輸線干擾現(xiàn)象的機(jī)理分析。共模與差模傳輸線的干擾需要有一個(gè)基本的了解，就是兩條平行傳輸線之間的電感效應(yīng)所造成的干擾現(xiàn)象遠(yuǎn)大于電容效應(yīng)所造成的干擾現(xiàn)象。當(dāng)傳輸線越長時(shí)，電感效應(yīng)所造成的干擾現(xiàn)象會(huì)更加地明顯，因?yàn)殡姼行?yīng)所造成的干擾現(xiàn)象與傳輸線的長度成正比。電容效應(yīng)所造成干擾現(xiàn)象的大小則與傳輸線的長度無關(guān)當(dāng)傳輸線越長時(shí)，這種差異會(huì)更大，所以差模傳輸線適用于高速與長度較長的場合。

二是不同步的差模傳輸線干擾現(xiàn)象的機(jī)理分析。差模傳輸在同步時(shí)有很好的抗干擾表現(xiàn)，但是當(dāng)兩條線的信號(hào)不完全同步時(shí)，就會(huì)產(chǎn)生如前所述之共模干擾現(xiàn)象。共模的干擾現(xiàn)象遠(yuǎn)大于差模的干擾現(xiàn)象。所以在差模傳輸中盡量避免信號(hào)不同步的情況，才能使差模的傳輸達(dá)到最佳的狀態(tài)。然而實(shí)際在應(yīng)用時(shí)，經(jīng)常會(huì)產(chǎn)生信號(hào)不同步的情況，因?yàn)樵诓季€時(shí)，轉(zhuǎn)角是很難避免的，而轉(zhuǎn)角就會(huì)造成平行線的長度不一致，所造成信號(hào)傳輸?shù)牟煌剑簿驮斐闪烁蓴_現(xiàn)象的增加。

3 數(shù)字電路抗干擾設(shè)計(jì)常用措施分析

（1）抑制干擾源。抑制干擾源就是盡可能減小干擾源的du/dt，di/dt，這是抗干擾設(shè)計(jì)中最優(yōu)先考慮和最重要的原則，主要通過在干擾源兩端并聯(lián)電容來實(shí)現(xiàn)。減小干擾源的di/dt，則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實(shí)現(xiàn)。抑制干擾源的常用措施為；第一，繼電器線圈增加續(xù)流二極管，消除斷開線圈時(shí)產(chǎn)生的反電動(dòng)勢(shì)干擾。只加續(xù)流二極管會(huì)使繼電器的斷開時(shí)間滯后，增加穩(wěn)壓二極管后繼電器在單位時(shí)間內(nèi)可動(dòng)作更多的次數(shù)；第二，在繼電器接點(diǎn)兩端并接火花抑制電路，減小電火花影響；第三，給電機(jī)加濾波電路，注意電容、電感引線要盡量短；第四，電路板上每個(gè)IC要并接一個(gè)0.01uF～0.1uF高頻電容，以減小IC對(duì)電源的影響。注意高頻電容的布線，連線應(yīng)靠近電源端并盡量粗短，否則，等于增大了電容的等效串聯(lián)電阻，會(huì)影響濾波效果；第五，布線時(shí)避免90度折線，減少高頻噪聲發(fā)射；第六，可控硅兩端并接RC抑制電路，減小可控硅產(chǎn)生的噪聲。

（2）切斷干擾傳播路徑。干擾的傳播路徑基本分為傳導(dǎo)干擾和輻射干擾兩類。傳導(dǎo)干擾是指通過導(dǎo)線傳播到敏感器件的干擾。高頻干擾噪聲和有用信號(hào)的頻帶不同，可以通過在導(dǎo)線上增加濾波器的方法切斷高頻干擾噪聲的傳播，有時(shí)也可加隔離光耦來解決。電源噪聲的危害最大，要特別注意處理。輻射干擾是指通過空間輻射傳播到敏感器件的干擾。一般是增加干擾源與敏感器件的距離，用地線把它們隔離和在敏感器件上加蔽罩。

（3）提高敏感器件的抗干擾性能。其常用措施為：第一，布線時(shí)，盡量減少回路環(huán)的面積，以降低感應(yīng)噪聲；第二，布線時(shí)，電源線和地線要盡量粗。除了減小壓降外，更重要的是降低耦合噪聲；第三，對(duì)于單片機(jī)閑置的I/O口，不要懸空，要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源；第四，對(duì)單片機(jī)使用電源監(jiān)控及看門狗電路，如IMP809，IMP706等，可大幅度提高整個(gè)電路的抗干擾性能；第五，在速度能滿足要求的前提下，盡量降低單片機(jī)的晶振和選用低速數(shù)字電路；第六，器件盡量直接焊在電路板上，少用IC插座。

4 數(shù)字電路抗干擾設(shè)計(jì)經(jīng)驗(yàn)

（1）軟件方面。第一，將不用的代碼空間全清成“0”，等效于 NOP，或在跳轉(zhuǎn)指令前加幾個(gè)NOP，目的是可在程序跑飛時(shí)歸位；第二，在無硬件“看門狗”時(shí)，可采用軟件模擬“看門狗”，以監(jiān)測程序的運(yùn)行；第三，涉及處理外部器件參數(shù)調(diào)整或設(shè)置時(shí)，為防止外部器件因受干擾而出錯(cuò)，可定時(shí)將參數(shù)重新發(fā)送一遍，使外部器件盡快恢復(fù)正確；第四，通訊中的抗干擾可加數(shù)據(jù)校驗(yàn)位，采用3取2或5取3策略；第五在有通訊線時(shí)，將Data線、CLK線、INH線常態(tài)置以高位，其抗干擾效果要比置低位好。

（2）軟件方面。第一，地線、電源線的布線要盡可能的寬，且成網(wǎng)格狀；第二，線路要去偶；第三，數(shù)字地、模擬地要分開；第四，每個(gè)數(shù)字元件在地與電源之間都要加104電容；第五，為防I/O口的串?dāng)_，可將I/O口隔離，可用二極管隔離、門電路隔離、光偶隔離及電磁隔離等方法。

5 結(jié)語

數(shù)字電路信號(hào)在傳輸時(shí)需要考慮其完整性。從本文的探討中得知，為了維持信號(hào)的完整度，在差模傳輸線中，越是高速的信號(hào)，其所容許的平行線長度差越小。因此對(duì)于高速數(shù)字電路差模傳輸線而言，應(yīng)該盡可能保持兩條線的長度一致，以避免信號(hào)的完整度受到破壞。然而在布線中難免會(huì)因?yàn)檗D(zhuǎn)角而造成平行線的長度不一致，如果其長度差仍在容許范圍內(nèi)，則信號(hào)仍可保有完整性。如果其長度差已經(jīng)造成了信號(hào)的不完整，則需尋求改善長度差的方法，以維持信號(hào)的完整性。

參考文獻(xiàn)：

篇2

【關(guān)鍵詞】MAX+PlusⅡ軟件;數(shù)字電路設(shè)計(jì);實(shí)例應(yīng)用

在當(dāng)代社會(huì),電子產(chǎn)品更新?lián)Q代的速度越來越快,以往的電路設(shè)計(jì)方法已經(jīng)適應(yīng)不了這種挑戰(zhàn),隨著可編程邏輯器件集成規(guī)模的不斷擴(kuò)大,EDA(Electronic Design Automation)技術(shù)在現(xiàn)代電子系統(tǒng)設(shè)計(jì)領(lǐng)域的優(yōu)勢(shì)已有所突顯。

EDA技術(shù)是指以計(jì)算機(jī)為工作平臺(tái),融合了電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果的現(xiàn)代電子設(shè)計(jì)技術(shù)。美國Altera公司推出的MAX+PlusⅡ軟件被公認(rèn)為是最易使用、人機(jī)界面最友善的PLD開發(fā)軟件,現(xiàn)已成為電子系統(tǒng)設(shè)計(jì)、電子產(chǎn)品開發(fā)領(lǐng)域中一種全新的手段和便捷的方法。

一、MAX+PlusⅡ簡介

MAX+PlusⅡ可編程邏輯開發(fā)軟件結(jié)合了框圖界面和交互仿真能力的系統(tǒng)級(jí)設(shè)計(jì)和仿真工具,不用搭建硬件電路,即可對(duì)自己的設(shè)計(jì)進(jìn)行調(diào)試、驗(yàn)證,借助模擬示波器等虛擬設(shè)備直觀顯示仿真動(dòng)態(tài)結(jié)果。而且設(shè)計(jì)者可以在友好的界面下很簡便、高效地設(shè)計(jì)出各種復(fù)雜的專用IC。因此,MAX+PlusII對(duì)改善硬件系統(tǒng)設(shè)計(jì)環(huán)境,培養(yǎng)學(xué)生應(yīng)用系統(tǒng)級(jí)設(shè)計(jì)的能力,培養(yǎng)具有創(chuàng)新精神的應(yīng)用型、復(fù)合型專門人才有很大的推動(dòng)作用。MAX+PlusⅡ軟件的主要功能和特點(diǎn)有:

(1)設(shè)計(jì)輸入、編譯、校驗(yàn)、仿真、器件編程與配置全部集成在統(tǒng)一的開發(fā)環(huán)境中,可以加快動(dòng)態(tài)調(diào)試,縮短開發(fā)周期。

(2)設(shè)計(jì)環(huán)境與芯片結(jié)構(gòu)無關(guān),它支持EPF10K等可編程邏輯器件系列,編譯程序還提供強(qiáng)大的邏輯綜合與優(yōu)化功能。

(3)有豐富的模塊化設(shè)計(jì)工具和器件庫。

(4)支持VHDL, Verilog HDL和AHDL等硬件描述語言。

(5)提供Megacore系統(tǒng)級(jí)功能。

(6)具有開放性的特點(diǎn),他允許設(shè)計(jì)人員添加自己的宏函數(shù)。

二、MAX+PlusⅡ設(shè)計(jì)流程

MAX+PlusⅡ軟件提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境,其全面的邏輯設(shè)計(jì)能力,使設(shè)計(jì)者只需運(yùn)用自己熟悉的輸入工具(原理圖、硬件描述語言)進(jìn)行設(shè)計(jì),就可以將文本、圖形、波形等設(shè)計(jì)方法任意組合,建立起有層次的數(shù)字系統(tǒng),MAX+PlusⅡ把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需要的格式。而MAX+PlusⅡ的編譯器則可完成資源利用的最小化和邏輯綜合,把設(shè)計(jì)裝配成1個(gè)或多個(gè)器件并產(chǎn)生編程數(shù)據(jù)。此外,還可進(jìn)行功能仿真、定時(shí)仿真、延時(shí)預(yù)測等設(shè)計(jì)校驗(yàn)。使用MAX+PlusⅡ設(shè)計(jì)數(shù)字系統(tǒng)的步驟如下:

(1)設(shè)計(jì)輸入 用戶可使用MAX+plusII 10.0Baseline提供的圖形編輯器和文本編輯器實(shí)現(xiàn)圖形、AHDL、VHDL或Verilog HDL的輸入,也可輸入網(wǎng)表文件。

(2)編譯 為完成對(duì)設(shè)計(jì)的處理, MAX+plusII10.0 Baseline提供了一個(gè)完全集成的編譯器,可直接完成從網(wǎng)表提取到最后編程文件的生成。在編譯過程中生成一系列標(biāo)準(zhǔn)文件可進(jìn)行時(shí)序模擬、適配等。

(3)項(xiàng)目校驗(yàn) 項(xiàng)目校驗(yàn)過程包括功能和時(shí)序仿真,其作用是測試邏輯操作和設(shè)計(jì)的內(nèi)部定時(shí),若有錯(cuò)誤則進(jìn)行修改并重新編譯。

(4)項(xiàng)目編程 將設(shè)計(jì)的項(xiàng)目編程/配置到所選擇的器件中。

三、數(shù)字電路設(shè)計(jì)舉例

本例用VHDL語言來實(shí)現(xiàn)8選1多路選擇器,編寫程序如下:

library ieee;

use ieee.std_logic_1164 .all;

entity mux is

port(D0,D1,D2,D3,D4,D5,D6,D7: in std_logic;

A0,A1,A2: in std_logic;

Q: out std_logic);

end mux;

architecture rtl of mux is

signal sel: std_logic_vector(2 downto 0);

begin

sel

B:process(D0,D1,D2,D3,D4,D5,D6,D7,sel)

begin

if(sel="000")then

Q

elseif(sel="001")then

Q

elseif(sel="010")then

Q

elseif(sel="011")then

Q

elseif(sel="100")then

Q

elseif(sel="101")then

Q

elseif(sel="110")then

Q

else

Q

end if;

end process;

end rtl;

上述8選1多路選擇器經(jīng)過時(shí)序仿真、功能仿真,仿真結(jié)果如圖1所示,結(jié)果完全達(dá)到了設(shè)計(jì)目的,仿真通過后就可將設(shè)計(jì)結(jié)果編程/下載到目標(biāo)器件中去。

四、結(jié)束語

EDA技術(shù)是電子設(shè)計(jì)的發(fā)展趨勢(shì),利用EDA工具M(jìn)AX+PlusⅡ可以代替設(shè)計(jì)者完成電子系統(tǒng)設(shè)計(jì)中的大部分工作,能夠方便靈活地設(shè)計(jì)出體積小而系統(tǒng)性高的數(shù)字電子系統(tǒng),徹底地改變傳統(tǒng)數(shù)字系統(tǒng)的設(shè)計(jì)方法、設(shè)計(jì)過程乃至設(shè)計(jì)觀念,拓寬了電子設(shè)計(jì)和產(chǎn)品開發(fā)的思路,是電子技術(shù)設(shè)計(jì)領(lǐng)域的一場革命。

【參考文獻(xiàn)】

篇3

關(guān)鍵詞：數(shù)字電路 故障分析 檢測 思考

中圖分類號(hào)：TN407 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416(2012)07-0238-01

1、引言

在當(dāng)前，在我國從事數(shù)字電路設(shè)計(jì)的研究人員越來越多，在數(shù)字電路的設(shè)計(jì)過程中，難免會(huì)出現(xiàn)這樣那樣的問題，要見解決這些問題，就必須完成數(shù)字電路的故障檢測，這樣才能夠保證數(shù)字電路的設(shè)計(jì)的進(jìn)行。

2、數(shù)字電路故障概述

熟悉數(shù)字電路開發(fā)的工作人員都知道，數(shù)字電路主要分為時(shí)序邏輯電路以及組合邏輯電路兩種。如果說按照數(shù)字電路中有沒有集成元器件來看的話，數(shù)字電路就分為集成數(shù)字電路以及元件數(shù)字電路兩大類。數(shù)字電路主要是依靠算術(shù)運(yùn)算以及邏輯運(yùn)算兩種運(yùn)算來實(shí)現(xiàn)處理的，數(shù)字電路的實(shí)現(xiàn)過程比較簡單，能夠充分保證系統(tǒng)的可靠性。此外，隨著硅電子技術(shù)的發(fā)展，數(shù)字電路的集成程度越來越高，在功能的實(shí)現(xiàn)方面更容易。

隨著數(shù)字電路使用的普及，而數(shù)字電路本身的種類很多，而且功能的實(shí)現(xiàn)頗為繁雜，給數(shù)字電路的設(shè)計(jì)帶來了很多的麻煩，很容易出現(xiàn)各種各樣的故障。在數(shù)字電路故障的檢測過程中，我們通常是將數(shù)字電路的故障隔離到電路板級(jí)，然后再對(duì)故障電路板進(jìn)行逐一測試。在測試的過程中，向電路輸入一定的測試信號(hào)，然后在電路的輸出端，測試電路的輸出信號(hào)，再將輸出信號(hào)和預(yù)期信號(hào)進(jìn)行比對(duì)，如果和預(yù)期信號(hào)不像符合，則可斷定電路出現(xiàn)故障。

3、數(shù)字電路故障的特點(diǎn)

3.1 競爭冒險(xiǎn)

所謂競爭冒險(xiǎn)，就是指電路諸多輸入信號(hào)量中，有一個(gè)門電路的輸入發(fā)生改變時(shí)，導(dǎo)致輸出端的狀態(tài)響應(yīng)發(fā)生時(shí)間上的改變，這種現(xiàn)象就是我們所說的競爭。競爭導(dǎo)致的直接故障就是冒險(xiǎn)以及現(xiàn)象的發(fā)生。

3.2 電平方面出現(xiàn)的故障

在數(shù)字電路中，由于電平輸入不當(dāng)也會(huì)導(dǎo)致電路的故障。在數(shù)字電路中，對(duì)于電壓值的判定都是依賴于高低兩個(gè)電平信號(hào)，也就是說，高電壓（高電平）表示正邏輯，低電壓（低電平）表示負(fù)邏輯。但是數(shù)字電路中各個(gè)期間對(duì)于高低電平的判斷又各不相同，也就是說，可以規(guī)定一個(gè)數(shù)字電路器件的高電平是3V、低電平是-3V，我們也可以規(guī)定高電平是5V、低電平是-5V,這就導(dǎo)致在信號(hào)輸入的過程中，各個(gè)器件對(duì)于相同的電平值會(huì)有不同的邏輯判斷，從而導(dǎo)致設(shè)計(jì)人員想輸入高電平時(shí)，出現(xiàn)的是低電平效果。

此外，由于電平方面因素，在數(shù)字電路的測試過程中還會(huì)出現(xiàn)介于0和1之間的邏輯值，出現(xiàn)這種效果顯然不能為電路設(shè)計(jì)者所接受，而出現(xiàn)這樣一種現(xiàn)象的原因在于：第一，扇出系數(shù)過小，導(dǎo)致負(fù)載能力較差；第二，電磁的干擾，數(shù)字電路的高度集成性決定了數(shù)字電路中各種高頻信號(hào)線、接插件以及集成電路的引腳在工作過程中會(huì)體現(xiàn)出一定的電磁特性，形成輻射干擾源，進(jìn)而影響其他元器件的工作。

4、數(shù)字電路故障分析

數(shù)字電路的故障分析過程中，我們會(huì)針對(duì)競爭冒險(xiǎn)和電平方面兩種情況討論，不同情況，不同對(duì)待。

4.1 競爭冒險(xiǎn)方面

我們?cè)趯?duì)待競爭風(fēng)險(xiǎn)時(shí)，主要分為如下幾個(gè)步驟：

首先，我們使用代數(shù)法對(duì)電路的靜態(tài)功能冒險(xiǎn)進(jìn)行相應(yīng)的分析。在電路的組合邏輯中，如果有一個(gè)輸入量發(fā)生了變化，而且在電路變化的前后過程中都較為穩(wěn)定，那么我們就要進(jìn)行相應(yīng)的卡諾圖分析，等那個(gè)卡諾圖中有P個(gè)以上的量發(fā)生改變的時(shí)候，我們就判定有發(fā)生冒險(xiǎn)的可能。

然后，我們對(duì)電路加上選通脈沖信號(hào)，對(duì)電路進(jìn)行相應(yīng)邏輯的修改，并且根據(jù)邏輯的修改情況，分析出電路的輸出函數(shù)。并判斷輸出函數(shù)中組成元素的邏輯發(fā)生變化時(shí)，能否產(chǎn)生負(fù)向過渡干擾脈沖，對(duì)電路進(jìn)行分析。

緊接著，我們對(duì)電路進(jìn)行加修改邏輯設(shè)計(jì)操作，這一方法也被稱為增加乘積項(xiàng)法，可以對(duì)電路的邏輯進(jìn)行適當(dāng)?shù)男薷?，從而消除電路中存在的冒險(xiǎn)現(xiàn)象，在進(jìn)行邏輯的修改過程中，要保證電路函數(shù)關(guān)系的不變。

要是還是不能分析出電路的故障所在，我們就要對(duì)電路進(jìn)行輸出端并聯(lián)電容法，改方法又被成為電容濾出發(fā)，主要是面對(duì)電路在較慢速度的環(huán)境下工作時(shí)，在電路的輸出端并聯(lián)上相應(yīng)的電容，將競爭冒險(xiǎn)過濾掉，在操作的過程中，要避免輸出端邏輯的錯(cuò)誤。

4.2 電磁干擾的解決

電磁干擾是數(shù)字電路設(shè)計(jì)過程中的大問題，我們要充分保證印刷板表面的絕緣，并將電路中低阻抗部分接上屏蔽層。在接入屏蔽層的環(huán)節(jié)中，我們可以將電壓跟隨器的同相以及反相端要和系統(tǒng)當(dāng)中的接地相連。

4.3 電平方面的故障

設(shè)計(jì)人員在設(shè)計(jì)過程中要對(duì)各種數(shù)字元器件，特別是集成電路的輸入輸出特性做到心中有數(shù)，在設(shè)計(jì)過程中一定要充分考慮相連兩個(gè)元器件的輸入輸出特性，在必要時(shí)可以再元器件中間加入適當(dāng)期間，以保證電路邏輯的正確。

5、結(jié)語

數(shù)字電路設(shè)計(jì)過程中經(jīng)常會(huì)出現(xiàn)各種故障，本文對(duì)這一方面展開了分析和討論，并結(jié)合古箏的成因，提出了針對(duì)競爭冒險(xiǎn)方面、電磁干擾方面以及電平方面故障的解決方法，得出相關(guān)結(jié)論。

參考文獻(xiàn)

[1]張?zhí)m,徐紅兵.一種新的數(shù)字電路故障定位算法研究[J].電子科技大學(xué)學(xué)報(bào),2004.

篇4

【關(guān)鍵詞】避障；JK觸發(fā)器；紅外對(duì)管

1 引言

避障是智能體按照某一性能指標(biāo)在遇到障礙時(shí)選擇的一種行走處理方法，并依據(jù)某一性能指標(biāo)搜索一條從起始狀態(tài)到目標(biāo)狀態(tài)的最優(yōu)或近似最優(yōu)的無碰闖路徑，是當(dāng)今避障規(guī)劃中的難點(diǎn)。在智能小車的行駛過程中，如果在前方遇到障礙物則可向其的左側(cè)或右側(cè)轉(zhuǎn)向，以確保小車保持直線、無碰闖行駛狀態(tài)、使行駛的路徑達(dá)到最優(yōu)、最短狀態(tài)。鑒于上述原理，特對(duì)避障系統(tǒng)作如下設(shè)定：若上一次智能小車轉(zhuǎn)向右側(cè)，則在當(dāng)前遇到障礙物時(shí)智能小車向左轉(zhuǎn)，直到未探測到障礙物時(shí)停止轉(zhuǎn)動(dòng)并開始向前直行；若上次智能小車轉(zhuǎn)向左側(cè)，則在當(dāng)前遇到障礙物時(shí)向其向右轉(zhuǎn)，直到未探測到障礙物時(shí)停止轉(zhuǎn)動(dòng)并開始直行。

2 自動(dòng)避障系統(tǒng)規(guī)劃

設(shè)計(jì)智能避障系統(tǒng)時(shí)，首先需要檢測障礙物與否存在，以達(dá)到檢測障礙模塊實(shí)時(shí)檢測的目的；其次需對(duì)檢測信號(hào)進(jìn)行處理，從而產(chǎn)生控制智能小車行走的控制信號(hào)，故需要智能避障控制中心模塊處理檢測到的障礙信號(hào)；通過控制小車驅(qū)動(dòng)行駛電路，調(diào)控行駛電機(jī)的方向。由此特設(shè)計(jì)由三個(gè)模塊組成的避障控制系統(tǒng)：障礙檢測電路、自動(dòng)避障控制系統(tǒng)、行駛驅(qū)動(dòng)電路，其系統(tǒng)控制結(jié)構(gòu)如圖1所示。

在障礙檢測電路模塊中，依據(jù)紅外線的反射原理，通過紅外對(duì)管收發(fā)紅外線，以判斷智能小車的前方是否存在障礙。在自動(dòng)避障控制系統(tǒng)中，以檢測障礙電路的輸出作為本模塊的輸入，通過JK觸發(fā)器作為控制系統(tǒng)的存儲(chǔ)單元，實(shí)現(xiàn)對(duì)小車行駛方法的選擇。在小車的驅(qū)動(dòng)電路模塊中，通過控制電路輸出的控制信號(hào)作為驅(qū)動(dòng)輸入驅(qū)動(dòng)電機(jī)的轉(zhuǎn)動(dòng)，實(shí)現(xiàn)小車的直行、左轉(zhuǎn)和右轉(zhuǎn)。

3 自動(dòng)避障控制系統(tǒng)設(shè)計(jì)

3.1 自動(dòng)避障控制系統(tǒng)簡述

智能小車在行駛的過程中能夠識(shí)別并繞開障礙物，在充斥著障礙物的環(huán)境里自由行走。置前端一個(gè)紅外傳感器，當(dāng)遇到障礙物時(shí)傳感信號(hào)X為高電平，否則傳感信號(hào)X保持低電平。在智能小車上有兩個(gè)控制信號(hào)Z0、Z1，分別控制智能小車的左右輪的轉(zhuǎn)動(dòng)，當(dāng)Z0、Z1分別輸出高電平時(shí)，控制行走輪上的直流電機(jī)轉(zhuǎn)動(dòng)，從而控制智能小車的行駛方向。

本系統(tǒng)設(shè)計(jì)采用如下避障規(guī)則：當(dāng)Z0為高電平，Z1為低電平時(shí)，智能小車左輪電機(jī)工作而右輪直流電機(jī)斷電，從而控制智能小車左轉(zhuǎn)；當(dāng)Z0為低電平，Z1為高電平時(shí)，其右輪直流電機(jī)工作而左輪直流電機(jī)斷電，從而控制智能小車右轉(zhuǎn)；當(dāng)Z0Z1控制端同時(shí)輸出高電平時(shí)，智能小車左右輪直流電機(jī)同時(shí)供電轉(zhuǎn)動(dòng)，控制智能小車直行。

3.2 避障控制系統(tǒng)狀態(tài)表及狀態(tài)圖

由智能避障規(guī)則的簡述可知，智能小車在行駛的過程中可能會(huì)出現(xiàn)以下四種狀態(tài)：

（1）狀態(tài)S0：當(dāng)前向前行駛，但上一次遇到障礙物時(shí)是左轉(zhuǎn)。此時(shí)當(dāng)輸入信號(hào)X=0時(shí)，次態(tài)仍為S0，輸出Z1Z0=00；如果輸入X=1，時(shí)，表示前方檢測到障礙，其次態(tài)應(yīng)為S1，輸出Z1Z0=01。

（2）狀態(tài)S1：當(dāng)前智能小車在前方檢測到障礙物，智能小車向右轉(zhuǎn)。此時(shí)當(dāng)輸入信號(hào)X=0時(shí)，表示智能小車已經(jīng)繞過了前方的障礙物，其次態(tài)應(yīng)為S2，輸出Z1Z0=00；如果輸入信號(hào)X=1時(shí)，次態(tài)仍為S1，輸出Z1Z0=01。

（3）狀態(tài)S2：當(dāng)小車正向前行駛，但上一次遇到障礙物時(shí)是右轉(zhuǎn)。此時(shí)當(dāng)輸入信號(hào)X=0時(shí)，次態(tài)仍為S2，輸出Z1Z0=00；如果輸入X=1，時(shí)，表示前方檢測到障礙，其次態(tài)應(yīng)為S3，輸出Z1Z0=10。

（4）狀態(tài)S3：當(dāng)小車檢測到前方障礙物，智能小車向左轉(zhuǎn)。此時(shí)當(dāng)輸入信號(hào)X=0時(shí)，表示智能小車已經(jīng)繞過了前方的障礙物，其次態(tài)應(yīng)為S0，輸出Z1Z0=00；如果輸入信號(hào)X=1時(shí)，次態(tài)仍為S3，輸出Z1Z0=10。

通過上述過程所描述的控制系統(tǒng)狀態(tài)如表1所示，其狀態(tài)圖如圖3所示。

3.3 避障控制系統(tǒng)狀態(tài)分配

在數(shù)字邏輯電路中，常用“0”和“1”兩種狀態(tài)來描述實(shí)際電路中產(chǎn)生的高低電平，故需要把所得到狀態(tài)表中的各個(gè)狀態(tài)用二進(jìn)制碼表示?，F(xiàn)假設(shè)存在可通過輸入來改變其狀態(tài)的存儲(chǔ)單元Q，可用兩種狀態(tài)“0”和“1”表示輸出的存儲(chǔ)狀態(tài)。由于本系統(tǒng)包含2?個(gè)狀態(tài)，故該電路應(yīng)選用兩級(jí)存儲(chǔ)單元Q1和Q0，其四種狀態(tài)：“00”、“01”、“10”、“11”，恰符合設(shè)計(jì)的要求。通過對(duì)上述狀態(tài)圖的分析，并依據(jù)狀態(tài)分配些規(guī)則得到如下分配方案：S0—00， S1—01 S2—11 S3—10狀態(tài)分配后的狀態(tài)表如表2所示。

3.4 避障控制系統(tǒng)激勵(lì)方程和輸出方程

根據(jù)狀態(tài)分配后的狀態(tài)遷移表，可得到智能小車避障控制系統(tǒng)輸出端Z1、Z0的輸出卡諾圖，如圖4、圖5所示。

通過對(duì)Z1和Z0的輸出卡諾圖的分析，Z和Z0輸出方程為

根據(jù)狀態(tài)分配后的狀態(tài)遷移表，通過分析可得到自動(dòng)避障控制系統(tǒng)的兩級(jí)存儲(chǔ)單元Q1、Q0的次態(tài)卡諾圖，如圖6、圖7所示。利用次態(tài)卡諾圖可以求得各個(gè)存儲(chǔ)單元的次態(tài)方程。

通過對(duì)兩級(jí)存儲(chǔ)單元Q1、Q0的次態(tài)卡諾圖的分析，Q1、Q0的次態(tài)方程分別為：

依據(jù)上述計(jì)算，得出了系統(tǒng)的輸出Z1、Z0的輸出方程和存儲(chǔ)單元Q1、Q0的次態(tài)方程，但還需要選用合適的元器件來實(shí)現(xiàn)存儲(chǔ)單元，從而實(shí)現(xiàn)控制系統(tǒng)電路四種狀態(tài)的存儲(chǔ)，以設(shè)計(jì)出控制系統(tǒng)的邏輯電路圖。

3.5 避障控制系統(tǒng)邏輯電路圖

鑒于本避障控制系統(tǒng)中的觸發(fā)器屬于時(shí)序邏輯電路的范疇，而“0”和“1”兩種狀態(tài)，可以作為鎖存器在電路中使用，故電路的狀態(tài)用觸發(fā)器的狀態(tài)來表示。在控制設(shè)計(jì)時(shí)還需要根據(jù)觸發(fā)器Q1、Q0的次態(tài)方程，求出Q1、Q0的輸入激勵(lì)方程。本次設(shè)計(jì)中采用的是JK觸發(fā)器，結(jié)合JK觸發(fā)器的標(biāo)準(zhǔn)特征方程，可得Q1和Q0的標(biāo)準(zhǔn)特征方程分別為：

根據(jù)上述激勵(lì)方程和輸出方程，設(shè)計(jì)相應(yīng)的門電路，結(jié)合方程（1）、（2）和Z1、Z0的輸出方程，則可得到智能小車避障控制系統(tǒng)的數(shù)字邏輯電路圖。

4 結(jié)語

本論文提出了一種智能小車自動(dòng)避障系統(tǒng)的設(shè)計(jì)方案，通過檢測障礙電路、自動(dòng)避障控制系統(tǒng)，避障控制系統(tǒng)輸出的控制信號(hào)驅(qū)動(dòng)智能小車的行駛，實(shí)現(xiàn)了智能小車的避障處理。該系統(tǒng)基于數(shù)字電路的觸發(fā)器為核心控制系統(tǒng)，解決了小車在行駛過程中遇到障礙時(shí)的避障工作復(fù)雜的問題，使避障規(guī)則簡單化，提高小車避障的可靠性。

參考文獻(xiàn)：

[1]郭小軍.LM567及其在測距中的應(yīng)用. 實(shí)驗(yàn)室研究與探索. 2007， 26（10）：22～23

[2]來清民，張玉英.關(guān)于音頻譯碼器LM567的使用. 河南教育學(xué)院學(xué)報(bào)（自然科學(xué)版）. 2001，10（2）：17～18

[3]劉長林，張鐵中，楊麗.果蔬智能小車研究進(jìn)展. 安徽農(nóng)業(yè)科學(xué). 2008，36（13）：5394～5397

[4]龍桂鈴，徐磊，侯英龍.基于單片機(jī)的智能車避障的實(shí)現(xiàn). 2011，39（3）：182～184

[5]鄭文生，謝小平.基于LM567的紅外測速方法.2008（11）：23～25

[6]李東生，張勇，許四毛. Protel99SE電路設(shè)計(jì)技術(shù)入門與應(yīng)用. 北京：電子工業(yè)出版社，2002

[7]劉大健，夏哲雷，衛(wèi)力.集成鎖相環(huán)路解碼器LM567及其在檢測電路中的應(yīng)用.國外電子元器件. 2000（1）：30～31

[8]閆晶.移動(dòng)機(jī)器人避障系統(tǒng)設(shè)計(jì). [碩士學(xué)位論文]. 沈陽：沈陽理工大學(xué)，2008

[9]楊欣，萊·諾克斯，王玉鳳，劉湘黔.電子設(shè)計(jì)從零開始. 第二版. 北京：清華大學(xué)出版社，2010

篇5

關(guān)鍵詞：EDA；數(shù)字電路課程設(shè)計(jì)；多功能數(shù)字鐘

1.EDA技術(shù)[1]

EDA技術(shù)即電子設(shè)計(jì)自動(dòng)化技術(shù)，英文全稱Electronic Design Automation，它是以功能強(qiáng)大的計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，對(duì)以硬件描述語言HDL為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，自動(dòng)完成邏輯編譯、簡化、分割、綜合、布局布線及邏輯優(yōu)化、仿真測試的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程。

利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：

（1）用軟件的方式設(shè)計(jì)硬件，且用軟件的方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由相關(guān)的開發(fā)軟件自動(dòng)完成的；

（2）設(shè)計(jì)過程可用相關(guān)軟件進(jìn)行各種仿真；

（3）系統(tǒng)可現(xiàn)場編程，在線升級(jí)；

（4）整個(gè)系統(tǒng)可以集成在一個(gè)芯片上，具有體積小、功耗低及可靠性高的特點(diǎn)。

2.用EDA技術(shù)改進(jìn)數(shù)字電路課程設(shè)計(jì)的必要性

數(shù)字電路課程設(shè)計(jì)是建立在數(shù)字電子技術(shù)基礎(chǔ)上的一門綜合實(shí)踐性課程[2]，有利于培養(yǎng)學(xué)生的系統(tǒng)綜合能力和創(chuàng)新能力，對(duì)提高辦學(xué)檔次，滿足社會(huì)對(duì)高素質(zhì)人才的需求，培養(yǎng)學(xué)生對(duì)未來社會(huì)的適應(yīng)能力都是受益匪淺的。通過這一課程的學(xué)習(xí)，學(xué)生能夠熟練地利用EDA技術(shù)掌握較復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)方法，進(jìn)一步增強(qiáng)學(xué)生分析問題、解決問題的能力，充分挖崛和激發(fā)學(xué)生的創(chuàng)新潛能。

目前在數(shù)字電路實(shí)踐教學(xué)中，大部分學(xué)校仍然采用中小規(guī)模的集成電路來實(shí)現(xiàn)設(shè)計(jì)功能，當(dāng)設(shè)計(jì)的系統(tǒng)比較復(fù)雜，需要多個(gè)集成芯片和大量連線時(shí)，就增加了設(shè)計(jì)電路板的難度和故障調(diào)試難度，延長了設(shè)計(jì)周期，降低了學(xué)生的學(xué)習(xí)興趣；同時(shí)，常用中小規(guī)模集成芯片的大量重復(fù)使用也大大增加了設(shè)計(jì)成本；因此，在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)，采用當(dāng)前國際先進(jìn)的設(shè)計(jì)方法和理念，改革傳統(tǒng)的課程設(shè)計(jì)方法，已經(jīng)成為一種趨勢(shì)[3]。用中小規(guī)模集成電路設(shè)計(jì)的數(shù)字系統(tǒng)存在以上諸多缺點(diǎn)，而運(yùn)用EDA技術(shù)、可編程邏輯器件設(shè)計(jì)數(shù)字系統(tǒng)就成為行之有效的方法。這種設(shè)計(jì)方法從系統(tǒng)總體要求出發(fā)，自上而下地將設(shè)計(jì)細(xì)化，將功能具體化、模塊化；直到最低層的模塊適合用硬件描述語言或原理圖描述為止，最后形成數(shù)字系統(tǒng)的頂層文件；再經(jīng)EDA軟件的自動(dòng)處理而完成設(shè)計(jì)。

QuartusII是Altera公司的第四代EDA開發(fā)軟件，此軟件提供了一種與結(jié)構(gòu)無關(guān)的全集成化環(huán)境，將設(shè)計(jì)、綜合、布局和布線、系統(tǒng)的驗(yàn)證都整合到一個(gè)無縫的環(huán)境中，使設(shè)計(jì)者能方便地對(duì)Altera公司的PLD系列產(chǎn)品進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。是應(yīng)用廣泛的EDA開發(fā)軟件之一。CPLD/FPGA通稱為可編程邏輯器件，其中FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程邏輯器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。目前，QuartusII開發(fā)軟件和CPLD/FPGA器件作為EDA開發(fā)工具被越來越廣泛的應(yīng)用到大型數(shù)字系統(tǒng)的設(shè)計(jì)中。

3. EDA技術(shù)在數(shù)字電路課程設(shè)計(jì)中的應(yīng)用

多功能數(shù)字電子鐘的設(shè)計(jì)是數(shù)字電路設(shè)計(jì)中的一個(gè)典型應(yīng)用，用中小規(guī)模集成電路實(shí)現(xiàn)時(shí)，用到的器件較多，連線比較復(fù)雜，可靠性差。下面就以基于ALTERA公司的FPGA器件CycloneII240C8芯片和QuartusII9.0EDA開發(fā)系統(tǒng)進(jìn)行多功能數(shù)字鐘的設(shè)計(jì)為例來介紹數(shù)字電路系統(tǒng)的一般設(shè)計(jì)方法。運(yùn)用此種方法進(jìn)行課程設(shè)計(jì)時(shí)，需要先掌握QuartusII軟件開發(fā)環(huán)境的使用和硬件描述語言VHDL語言的編程，掌握相關(guān)CPLD/FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用。

（一）數(shù)字鐘的設(shè)計(jì)要求

（1）具有時(shí)，分，秒計(jì)數(shù)顯示功能，以24小時(shí)循環(huán)計(jì)時(shí)，由6個(gè)7段共陰極數(shù)碼管顯示；

（2）能夠通過手動(dòng)按鍵實(shí)現(xiàn)清零和調(diào)節(jié)小時(shí)、分鐘功能；

（3）具有整點(diǎn)報(bào)時(shí)功能，當(dāng)時(shí)鐘計(jì)數(shù)為59’51”、59’53”、59’55”、59’57”時(shí)，揚(yáng)聲器發(fā)出頻率為1024Hz的聲音，在59’59”即到整點(diǎn)時(shí)，揚(yáng)聲器發(fā)出最后一聲整點(diǎn)報(bào)時(shí)，頻率為4096Hz。

（4）用VHDL語言來完成上述電路功能的軟件設(shè)計(jì)和軟件仿真，仿真結(jié)果正確后，在實(shí)驗(yàn)系統(tǒng)上進(jìn)行由硬件電路的下載和調(diào)試。

（二）數(shù)字鐘的設(shè)計(jì)方案

多功能數(shù)字鐘電路的系統(tǒng)結(jié)構(gòu)框圖如圖1所示，由系統(tǒng)時(shí)鐘、控制電路、秒計(jì)數(shù)器、分計(jì)數(shù)器、小時(shí)計(jì)數(shù)器、譯碼器、顯示器和揚(yáng)聲器組成；控制電路負(fù)責(zé)控制計(jì)數(shù)器計(jì)時(shí)、校時(shí)和揚(yáng)聲器報(bào)時(shí)，譯碼器將各計(jì)數(shù)器輸出的BCD碼計(jì)數(shù)值轉(zhuǎn)換成七段碼送到顯示器，顯示器顯示時(shí)、分、秒計(jì)時(shí)結(jié)果。

介于所使用的實(shí)驗(yàn)系統(tǒng)中有現(xiàn)成的譯碼器和顯示器部分硬件電路，故只對(duì)圖1所示控制電路和時(shí)、分、秒計(jì)數(shù)器模塊進(jìn)行軟件設(shè)計(jì)，由VHDL語言編寫源代碼來實(shí)現(xiàn)。

（三）數(shù)字鐘的實(shí)現(xiàn)

在設(shè)計(jì)過程中采用層次化設(shè)計(jì)方法進(jìn)行設(shè)計(jì)，編寫源程序，為了簡化設(shè)計(jì)把控制計(jì)時(shí)和調(diào)時(shí)部分功能放到計(jì)數(shù)模塊中，報(bào)時(shí)部分專門用一個(gè)模塊，故將數(shù)字鐘的實(shí)現(xiàn)分成秒、分、時(shí)三個(gè)計(jì)數(shù)模塊和一個(gè)報(bào)時(shí)模塊構(gòu)成，報(bào)時(shí)模塊同時(shí)完成對(duì)報(bào)時(shí)輸入信號(hào)的分頻。

通過系統(tǒng)分析論證后，在QuartusII9.0環(huán)境下，用VHDL硬件編程語言編寫數(shù)字鐘的報(bào)時(shí)模塊、秒計(jì)數(shù)模塊、分計(jì)數(shù)模塊和時(shí)計(jì)數(shù)模塊源代碼，即分別對(duì)應(yīng)alert.vhd、second.vhd、minute.vhd、hour.vhd文本文件，對(duì)這四個(gè)模塊分別進(jìn)行編譯、綜合和仿真測試無誤后，生成這四個(gè)模塊的符號(hào)圖，最后通過原理圖連接的方式把以上各模塊生成的圖形符號(hào)連在一起形成頂層的原理圖，實(shí)現(xiàn)多功能的數(shù)字鐘。下面給出通過原理圖的形式所設(shè)計(jì)的頂層原理圖如圖2所示，頂層設(shè)計(jì)文件為clock.bdf，頂層實(shí)體圖如圖3所示，當(dāng)然也可以通過元件例化語句來生成頂層實(shí)體。

（四）功能仿真與下載

以上各個(gè)模塊設(shè)計(jì)好以后，都可以利用軟件進(jìn)行仿真，得到正確的功能仿真結(jié)果后，在頂層的設(shè)計(jì)中調(diào)用各功能模塊，完成頂層原理圖或?qū)嶓w的設(shè)計(jì)，最后針對(duì)頂層的實(shí)體再進(jìn)行功能仿真，仿真結(jié)果如圖4所示，從仿真結(jié)果的部分截圖中可以得到該數(shù)字鐘能夠?qū)崿F(xiàn)正常計(jì)時(shí)的功能。

仿真正確后，選定好所選用的實(shí)驗(yàn)系統(tǒng)的配置芯片，鎖定引腳，完成引腳配置，重新進(jìn)行編譯綜合后，即可生成下載文件clock.sof，將此文件下載到選定的目標(biāo)芯片，接上器件，完成整個(gè)系統(tǒng)的設(shè)計(jì)。經(jīng)過在杭州康芯電子有限公司生產(chǎn)的GW48EDA/SOPC實(shí)驗(yàn)開發(fā)系統(tǒng)下載驗(yàn)證，該設(shè)計(jì)完全符合數(shù)字鐘的功能要求。

4.結(jié)束語

通過將EDA技術(shù)應(yīng)用于數(shù)字電路課程設(shè)計(jì)提升了學(xué)生對(duì)數(shù)字電路的認(rèn)識(shí)，在設(shè)計(jì)過程中可以預(yù)先進(jìn)行仿真，仿真有誤可以修改設(shè)計(jì)，在這個(gè)過程中不必搭接電路，做到有錯(cuò)就隨時(shí)修改，不用擔(dān)心設(shè)計(jì)實(shí)驗(yàn)失敗的風(fēng)險(xiǎn)。通過EDA技術(shù)不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開發(fā)能力和動(dòng)手能力，從而激發(fā)他們的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率，培養(yǎng)了他們解決問題的綜合能力，因此，使用EDA技術(shù)必將是數(shù)字電路實(shí)踐課程改革的新動(dòng)向。

參考文獻(xiàn)

[1] 潘松，黃繼業(yè). EDA技術(shù)實(shí)用教程.北京：科學(xué)出版社，2010.

篇6

關(guān)鍵詞：鈕孔縫紉機(jī) 555集成器 雙主-JK-觸發(fā)器

中圖分類號(hào)：D05B 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1007-9416（2015）04-0000-01

1 LH4-B814MARK-2 平縫鎖鈕孔縫紉機(jī)的結(jié)構(gòu)機(jī)械運(yùn)動(dòng)原理分析

1.1 平縫鎖鈕孔縫紉機(jī)的結(jié)構(gòu)組成

LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)如圖1所示，為該機(jī)器整機(jī)結(jié)構(gòu)。主要由機(jī)臺(tái)架、主機(jī)、控制箱、電機(jī)和腳踏板等組成。操作時(shí)，打開電源開關(guān)（在控制箱面板），然后只需對(duì)腳踏板進(jìn)行操作即可，非常簡便。

1.2 設(shè)備運(yùn)動(dòng)原理

LH4-B814MARK-2 平縫鎖鈕孔縫紉機(jī)是一臺(tái)電動(dòng)和氣壓結(jié)合動(dòng)作的鈕門縫紉設(shè)備。氣壓部分主要是為縫紉機(jī)壓腳的升降提供動(dòng)力，并且控制控制電動(dòng)機(jī)動(dòng)力的傳動(dòng)，即離合器的閉合和分離。電動(dòng)部分主要是利用傳統(tǒng)的接觸器電路實(shí)現(xiàn)鈕門縫紉的動(dòng)作邏輯控制，并且產(chǎn)生機(jī)械運(yùn)動(dòng)的動(dòng)力（由電動(dòng)機(jī)完成）。設(shè)備結(jié)構(gòu)和如下

圖2所示，為設(shè)備供氣回路，主要供給壓腳架和電動(dòng)機(jī)傳遞離合器。

圖3所示，為當(dāng)壓腳放下行車時(shí)的工作狀況。主要完成鈕縫縫眼的加工工序。在操作時(shí)，打上電源按鈕，則驅(qū)動(dòng)電機(jī)運(yùn)轉(zhuǎn)，并且壓腳在氣壓驅(qū)動(dòng)下升起。當(dāng)踩下腳踏開關(guān)時(shí)，壓腳放下，并且行車，自動(dòng)的完成一個(gè)鈕門孔的加工工序。然后停車，壓腳又自動(dòng)升起。

2 LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)電氣控制原理分析

LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)控制電路主要由傳統(tǒng)的接觸器和時(shí)間繼電器等器件組成，其電路如圖4所示。

2.1 LH4-B814MARK-2 平縫鎖鈕孔縫紉機(jī)控制電路元件功能介紹

在圖4的控制電路中，各個(gè)器件作用如下：

KM：電動(dòng)機(jī)控制繼電器。主要控制單相電動(dòng)機(jī)供電，電源開關(guān)QS閉合，則電動(dòng)機(jī)就啟動(dòng)。

KA1：控制氣閥A（線圈KA5）的通電和斷電。KA1 工作，切斷KA2、KA3、KA4的供電。

KA2：控制氣閥B（線圈KA6）、時(shí)間繼電器KT1的通電和斷電。KA2得電，則切斷KA1的供電。

KA3：中間繼電器，起到保護(hù)控制作用，防止KA5和KA6同時(shí)得電。KA3工作時(shí)切斷KA1線圈的供電。

KA4：時(shí)間繼電器KT2的計(jì)時(shí)控制。

KA5：氣閥A線圈，得電時(shí)，壓腳升起；失電時(shí)，壓腳放下。

KA6：氣閥B線圈，得電時(shí)，傳遞電動(dòng)機(jī)的動(dòng)力，行車。

SQ：行程開關(guān)，是時(shí)間繼電器KT2的計(jì)時(shí)起點(diǎn)。

QS：24伏電源開關(guān)，當(dāng)QS閉合，電動(dòng)機(jī)得電運(yùn)行，KA1也同時(shí)得電，機(jī)器壓腳升起，機(jī)器處于待機(jī)狀態(tài)。

KT1：為時(shí)間繼電器，是得電延時(shí)，延時(shí)時(shí)間為3S。得電時(shí)，開始計(jì)時(shí)，控制氣閥線圈KA6通電時(shí)間。

KT2：為時(shí)間繼電器，是得電延時(shí)，延時(shí)時(shí)間為2.5S。得電時(shí)，開始計(jì)時(shí)，控制氣閥線圈KA5通電時(shí)間。即控制壓腳升起的時(shí)間。

SB：腳踏行車開關(guān)。

2.2 LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)控制電路工作原理分析（圖5）

2.3 控制電路的功能模塊分析

通過以上對(duì)LH4-B814MARK-2 平縫鎖鈕孔縫紉機(jī)控制電路工作原理的分析，我們可以看出，該電路主要有以下三個(gè)功能塊組成：

（1）定時(shí)功能塊。其功能分別是完成2.5S和3S的通電延時(shí)，分別由KT1（決定行車時(shí)間）和KT2（決定壓腳從行車到升起的時(shí)間，要求KT2+1S要大于3S。即壓腳必須要在停車后才能升起）完成。

（2）邏輯控制功能塊。其功能主要實(shí)現(xiàn)設(shè)備的動(dòng)作要求，按照開關(guān)SQ、QS、SB和定時(shí)器KT1、KT2等器件的狀態(tài)控制KA1和KA2的動(dòng)作。功能主要由KA3、KA4和KA1、KA2本身來完成。

（3）驅(qū)動(dòng)功能塊。其功能主要實(shí)現(xiàn)接通和切斷氣閥線圈KA5和KA6的供電。要求開關(guān)要有0.7安以上的可過電流。在圖中主要由KA1和KA2兩個(gè)接觸器來完成。

3 數(shù)字電路的設(shè)計(jì)實(shí)現(xiàn)

3.1 定時(shí)模塊的設(shè)計(jì)

通過分析了電路的工作原理，我們對(duì)定時(shí)模塊功能的實(shí)現(xiàn)主要通過555集成時(shí)基電路來實(shí)現(xiàn)。

（1）555集成時(shí)基電路分析。555集成時(shí)基電路又稱為集成定時(shí)器或555電路，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，應(yīng)用十分廣泛。外加電阻、電容等元件可以構(gòu)成多諧振蕩器，單穩(wěn)電路，施密特觸發(fā)器等。它是一種產(chǎn)生時(shí)間延遲和多種脈沖信號(hào)的電路，由于內(nèi)部電壓標(biāo)準(zhǔn)使用了三個(gè)5K電阻，故取名555電路。其電路類型有雙極型和CMOS型兩大類，二者的結(jié)構(gòu)與工作原理類似。幾乎所有的雙極型產(chǎn)品型號(hào)最后的三位數(shù)碼都是555或5567所有的CMOS產(chǎn)品型號(hào)最后四位數(shù)碼都是7555或7556，二者的邏輯功能和引腳排列完全相同，易于互換。555和7555是單定時(shí)器。556和7556是雙定時(shí)器。雙極型的電源電壓UDD=+5V～+15V，輸出的最大電流可達(dá)200mA，CMOS型的電源電壓為十3V～+18V，能直接驅(qū)動(dòng)小型電機(jī)、繼電器和低阻抗揚(yáng)聲器。

（2）555定時(shí)器（單穩(wěn)態(tài)電路）。單穩(wěn)態(tài)電路的組成和波形如圖6所示。當(dāng)電源接通后，Vcc通過電阻R向電容C充電，待電容上電壓Vc上升到2/3Vcc時(shí)，RS觸發(fā)器置0，即輸出Vo為低電平，同時(shí)電容C通過三極管T放電。當(dāng)觸發(fā)端②的外接輸入信號(hào)電壓Vi

所以輸出電壓的脈寬

tW=RCln3≈1.1RC一般R取1kΩ～10MΩ，C>1000pF。

值得注意的是：t的重復(fù)周期必須大于tW，才能保證放一個(gè)正倒置脈沖起作用。由上式可知，單穩(wěn)態(tài)電路的暫態(tài)時(shí)間與VCC無關(guān)。因此用555定時(shí)器組成的單穩(wěn)電路可以作為精密定時(shí)器。

根據(jù)要求，KT2計(jì)時(shí)時(shí)間為2.5秒，選用電容C4的容量為47微法，所以P1可調(diào)電阻應(yīng)調(diào)整為：

R=2.5/（1.1×47×10）-6=48356歐姆

KT1計(jì)時(shí)時(shí)間為3秒，選用電容C4的容量為47微法，所以P2可調(diào)電阻應(yīng)調(diào)整為：

R=3/（1.1×47×10）-6=58027歐姆

在兩個(gè)定時(shí)器選定了電阻大小后，其定時(shí)時(shí)間就確定了。在以后使用中，可以根據(jù)設(shè)備的工作需要計(jì)算和調(diào)節(jié)電阻的大小即可。

3.2 邏輯控制功能塊設(shè)計(jì)

實(shí)現(xiàn)邏輯控制，當(dāng)然就要使用數(shù)字邏輯門電路了。由于本電路的控制邏輯比較簡單，所以只需使用“與”“或”“非”三個(gè)基本門電路就可以實(shí)現(xiàn)SN7408四2輸入端與門、SN7404六反相器SN7432四2輸入端或門。具體集成型號(hào)如圖所示。

3.3 驅(qū)動(dòng)功能塊設(shè)計(jì)

在設(shè)備中，要驅(qū)動(dòng)的對(duì)象是氣閥線圈，其線圈的最大驅(qū)動(dòng)電流為0.7A，驅(qū)動(dòng)電流不小。如果直接使用觸發(fā)器來驅(qū)動(dòng)，則觸發(fā)器難以勝任，所以，在這里主要通過觸發(fā)器驅(qū)動(dòng)晶體管的方式來驅(qū)動(dòng)氣閥線圈，器件以及電路如下：

（1）觸發(fā)器型號(hào)及功能特性。觸發(fā)器選用SN74107雙主―JK―觸發(fā)器。其邏輯功能如表1所示：

JK觸發(fā)器在觸發(fā)脈沖到來時(shí)，若兩個(gè)輸入端信號(hào)同為1，輸出狀態(tài)發(fā)生翻轉(zhuǎn)，即原態(tài)為0就翻轉(zhuǎn)為1，相反，原態(tài)為1就翻轉(zhuǎn)為0。

JK觸發(fā)器的觸發(fā)方式為沿邊觸發(fā)，即觸發(fā)信號(hào)的有效期為上升沿或下降沿瞬間。

（2）時(shí)鐘信號(hào)發(fā)生電路（555多諧振蕩器）。觸發(fā)器的時(shí)鐘電路方面選用的是555多諧振蕩器，如圖7 所示。

多諧振蕩器的電路圖和波形圖如圖（6）所示。電源接通后，Vcc通過電阻R1、R2向電容C充電。當(dāng)電容上電vC=2/3Vcc時(shí)，閥值輸入端⑥受到觸發(fā)，比較器C1翻轉(zhuǎn)，輸出電壓Vo=0，同時(shí)放電管T導(dǎo)通，電容C通過R2放電；當(dāng)電容上電壓Vc=1/3Vcc，比較器C2工作，輸出電壓Vo變?yōu)楦唠娖?。C放電終止、又重新開始充電，周而復(fù)始，形成振蕩。其振蕩周期與充放電的時(shí)間有關(guān)：

充電時(shí)間：

放電時(shí)間：

振蕩周期：T=tPH+tPL≈0.7（R1+2R2）C

振蕩頻率：f=1/T=

占空系數(shù)：

當(dāng)R2>>R1時(shí)，占空系數(shù)近似為50%。

由上分析可知：

1）電路的振蕩周期T、占空系數(shù)D，僅與外接元件R1、R2和C有關(guān)，不受電源電壓變化的影響。

2）改變R1、R2，即可改變占空系數(shù)，其值可在較大范圍內(nèi)調(diào)節(jié)。

3）改變C的值，可單獨(dú)改變周期，而不影響占空系數(shù)。

另外，復(fù)位端④也可輸入1個(gè)控制信號(hào)。復(fù)位端④為低電平時(shí)，電路停振。

根據(jù)控制電路的時(shí)鐘要求，在JK觸發(fā)器中的時(shí)鐘頻率應(yīng)該高一些，以減小控制的時(shí)間誤差。一般頻率在100HZ以上的誤差都比較?。ㄏ喈?dāng)于1/100秒的誤差）。所以把可調(diào)電阻P3，P4調(diào)為：P3=P4=50k歐姆；這樣則TI=T2。電容C7選用容量為1微法的電解電容。根據(jù)參數(shù)，計(jì)算出該電路的最低時(shí)鐘頻率Fmin為：

T1=T2=0.7×R×C=50000×0.7×1×10-6=0.035

T=T1+T2=0.075

Fmin=1/T=1/0.075=13.3HZ

（3）氣閥開關(guān)（驅(qū)動(dòng)晶體管）。為了滿足驅(qū)動(dòng)電流需要，在驅(qū)動(dòng)氣閥線圈時(shí)，不使用觸發(fā)器直接驅(qū)動(dòng)，而是讓觸發(fā)器驅(qū)動(dòng)晶體三極管來控制氣閥線圈的電流。這里，晶體三極管選用了大功率三極管3DD15。

其參數(shù)如表2所示：

3.4 LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)數(shù)字控制電路

通過以上各個(gè)功能電路模塊的選擇和分析，得出LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)數(shù)字控制電路如圖8所示。

3.4.1 工作原理

合上電源開關(guān)，電動(dòng)機(jī)運(yùn)轉(zhuǎn)。IC2 1.1腳為低電位，輸出為低電位（即觸發(fā)器1K為低電位），由于觸發(fā)器1.J為高電位，1K為低電位，所以1Q輸出高電位，驅(qū)動(dòng)V2，氣閥A線圈得電。此時(shí)，IC6、IC7兩個(gè)定時(shí)器的2腳均為高電位，所以輸出均為低電平。而觸發(fā)器2K為高電平，2J為低電平，所以2Q輸出為0，V1管截止，設(shè)備待機(jī)。

當(dāng)腳踏開關(guān)動(dòng)作，定時(shí)器T1的3腳馬上輸出高電位，并開始定時(shí)3S（3S一到，馬上輸出地電位，使得2Q變?yōu)榈碗娢唬琕1截止）。IC3的1Y輸出馬上變成高電位，送到IC1的輸入端。使得IC2輸出由0變成1，從而使觸發(fā)器的1K變成1，觸發(fā)器翻轉(zhuǎn)，V2截止。同時(shí)，2J得到高電位，使得2Q輸出高電位，V1管得電，行車。

當(dāng)行程開關(guān)受觸發(fā)時(shí)，T2（IC6）定時(shí)器馬上由0變成1，開始2.5S的計(jì)時(shí)。使得IC3輸出保持高電位。當(dāng)IC6計(jì)時(shí)結(jié)束，（此時(shí)IC7計(jì)時(shí)已經(jīng)結(jié)束，V1管已經(jīng)截止），IC3輸出則跳變?yōu)?，IC2輸出也隨之為0，觸發(fā)器1Q置1，V2得電，壓腳升起。

3.4.2 其它器件選擇

P1～P4：選用普通金屬封裝的可調(diào)電位器。

C1、C2、C4、C5、C7：為電解電容，耐壓為25V。

C3、C6、C8：選用滌綸電容。

IC1：采用CW7805三端穩(wěn)壓集成器。其輸出最大電流為1.5A。

4 電路的屏蔽

在解決電路屏蔽問題上，主要是給電路安裝一屏蔽罩，避免電路干擾?？紤]工作環(huán)境主要是靜電和小信號(hào)干擾，所以在材料上選用了軟鐵皮來進(jìn)行屏蔽。在開關(guān)線路等連接線也采用了屏蔽線材。在實(shí)際運(yùn)用中，該電路能夠優(yōu)于繼電器控制電路的，穩(wěn)定精確的工作。在中遇到控制時(shí)間及時(shí)鐘頻率調(diào)節(jié)的問題都可以隨意地通過調(diào)整相應(yīng)的電位器得到解決。而且在以后更進(jìn)一步的改進(jìn)中元器件的數(shù)量也可以適當(dāng)減小。

5 結(jié)語

本文介紹了兄弟牌LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)，并對(duì)它進(jìn)行了結(jié)構(gòu)機(jī)械運(yùn)動(dòng)原理分析，電氣控制原理分析。通過對(duì)縫紉機(jī)電路的工作原理的分析我們用555集成電路和基本邏輯電路，JK觸發(fā)器等組合成的數(shù)字電路來代替兄弟牌LH4-B814MARK-2平縫鎖鈕孔縫紉機(jī)原來的繼電器控制電路。省去了原來繁瑣的連線結(jié)構(gòu)，解決了原來電路在應(yīng)用中存在的維修率高、電路維修煩亂、維護(hù)，維修成本高等問題。使得改造后的設(shè)備能夠正常工作，故障率大大減少。并且數(shù)字控制電路工作穩(wěn)定，控制精確，成本低。使用中檢修，維護(hù)十分方便，在實(shí)踐中收到良好的效果。本文介紹的設(shè)計(jì)從試驗(yàn)的結(jié)果看，得以證明成功的應(yīng)用。

參考文獻(xiàn)

[1]金齡.《數(shù)字邏輯電路》.中國勞動(dòng)出版社.第二版，2003.

[2]蔣頌軍，何曉帆.常用集成電路實(shí)測數(shù)據(jù)手冊(cè)，化學(xué)工業(yè)出版社，2006.

[3]張惠敏 主編.數(shù)字電子技術(shù)，化學(xué)工業(yè)出版社，2005.

[4]金雁飛，唐俊翟.數(shù)字電路與邏輯設(shè)計(jì).冶金工業(yè)出版社，2003.

篇7

【關(guān)鍵詞】測頻；頻率計(jì)；電路設(shè)計(jì)

1.相關(guān)理論概述

數(shù)字頻率計(jì)采用數(shù)字電路制作成以十進(jìn)制碼來現(xiàn)實(shí)被測信號(hào)頻率，對(duì)于周期性變化的信號(hào)頻率能夠?qū)崿F(xiàn)有效的測量的一種儀器。它是教學(xué)、科研等工作中的基礎(chǔ)測量儀器，在模擬電路和數(shù)字電路實(shí)驗(yàn)中有著重要的作用，其能夠直接讀出信號(hào)源所產(chǎn)生的不同頻率范圍的信號(hào)將會(huì)對(duì)實(shí)驗(yàn)產(chǎn)生很大的影響。頻率計(jì)主要用在正弦波、矩形波等周期性信號(hào)頻率值的測量等，它的拓展功能能夠?qū)崿F(xiàn)對(duì)信號(hào)周期及其脈沖寬度的測量，引起對(duì)信號(hào)源的接受敏捷度使得其稱為試驗(yàn)箱中的重要組成部分。

信號(hào)頻率測量方法按照工作原理可以分為無源測量、比較測量、示波測量及技術(shù)等測量方法。其中最常見的測量方法是電子計(jì)數(shù)器，在該種技術(shù)下，頻率計(jì)實(shí)現(xiàn)單位時(shí)間內(nèi)被測信號(hào)脈沖數(shù)的直接計(jì)數(shù)，并將其頻率值以數(shù)字的形式顯示。實(shí)現(xiàn)了對(duì)不同頻率、精確度的測頻需求，保障了測量結(jié)果的精確度和速度。

2.整形電路的設(shè)計(jì)

整形電路就像把模擬的信號(hào)轉(zhuǎn)換成為二值信號(hào)，也就是使其成為只有高電平和低電平的離散信號(hào)。在電路設(shè)計(jì)時(shí)我們可以將電壓比較器用作模擬電路及數(shù)字電路的接口電路，通過其把非矩形信號(hào)轉(zhuǎn)換成矩形信號(hào)。在選擇比較器時(shí)，我們要充分考慮影響信號(hào)接收和轉(zhuǎn)換功能的各種因素。下圖為其整體設(shè)計(jì)結(jié)構(gòu)圖：

首先，是信號(hào)傳播可能存在的延遲及時(shí)時(shí)間。信號(hào)傳播的延遲時(shí)間是比較器選擇時(shí)所要考慮的重要參數(shù)，這種時(shí)間的延遲有當(dāng)信號(hào)通過元器件時(shí)所產(chǎn)生的傳輸時(shí)間上的延遲和信號(hào)上升及下降的時(shí)間延遲，只有將延遲的時(shí)間降低到最小才能有效的縮短信號(hào)處理的時(shí)間。

其次，要充分考慮電源電壓對(duì)比較器的影響。就傳統(tǒng)而言，比較器一般需要正負(fù) 15 伏的雙電源來進(jìn)行供電或者需要達(dá)到36 伏的單電源進(jìn)行供電，這種傳統(tǒng)的比較器在一些工業(yè)控制中仍有使用的空間和發(fā)展前途但以不適應(yīng)發(fā)展的主流?，F(xiàn)在多數(shù)的比較器需要在限定的電壓條件下進(jìn)行工作，即在電池電壓所能夠運(yùn)行的單電源單位內(nèi)進(jìn)行工作，因此對(duì)其提出了低電流和小封裝等當(dāng)面的要求，并且在實(shí)際的應(yīng)用中比較器還應(yīng)該具備一定的關(guān)斷的功能。當(dāng)具備上述條件是，比較器才能夠在試驗(yàn)箱中得到有效的利用，保證頻率計(jì)在不同電源電壓條件下的正常工作。

再次，充分考慮功耗對(duì)比機(jī)器的影響。功耗的大小直接影響比較器使用壽命和工作效果，功耗越低時(shí)其比較器的耗損相對(duì)較低，使用使用壽命得到延長，然而功耗由于器件的運(yùn)作速度相關(guān)，功耗降低的同時(shí)可能帶來運(yùn)作速度的降低，因此，在比較器選擇時(shí)，充分考慮功耗與元器件壽命及其運(yùn)作速度的關(guān)系，尋得一種最優(yōu)組合。

最后，不可忽視門限電壓對(duì)比較器的影響。器件的設(shè)置可以用來實(shí)現(xiàn)對(duì)門限電大的測量，門限電壓的大小與電路抗干擾能力呈現(xiàn)一種正比例的關(guān)系但與其敏感度成反比例關(guān)系。當(dāng)我們通過對(duì)門限電壓的測量并通過一定的公式計(jì)算，根據(jù)實(shí)際工作的需要來確定門限電壓的具體值。

當(dāng)我們充分考慮上述影響因素時(shí)，便會(huì)有針對(duì)性的選擇相應(yīng)的新品用于單元電路的設(shè)計(jì)，從而實(shí)現(xiàn)信號(hào)在電路中的順利傳輸，避免芯片燒壞等現(xiàn)象的發(fā)生。

3.計(jì)數(shù)電路的設(shè)計(jì)

實(shí)現(xiàn)對(duì)信號(hào)的整形后我們便要關(guān)注一些低頻信號(hào)由于其上升速度等原因可能產(chǎn)生的計(jì)數(shù)影響，因此在電路設(shè)計(jì)時(shí)應(yīng)該根據(jù)信號(hào)的特點(diǎn)來完善計(jì)數(shù)電路的設(shè)計(jì)。低頻信號(hào)上升緩慢或者高頻信號(hào)疊加于其中時(shí)會(huì)使得計(jì)數(shù)電路將該種抖動(dòng)作為輸入脈沖予以計(jì)數(shù)，從而產(chǎn)生計(jì)數(shù)上的誤差。避免該種現(xiàn)象的發(fā)生，我們可以通過低通濾波器的使用來處理低頻信號(hào)傳輸中可能產(chǎn)生的抖動(dòng)，并經(jīng)過濾波器濾除疊加的高頻信號(hào)。而反相器的使用可以實(shí)現(xiàn)在濾波前把高頻信號(hào)和低頻信號(hào)予以分開，即僅使低頻信號(hào)經(jīng)過反相器實(shí)現(xiàn)濾波得到比較規(guī)則的矩形信號(hào)而高頻信號(hào)則不經(jīng)過該過程。經(jīng)濾波后的矩形信號(hào)輸入到單片機(jī)中，在單片機(jī)選擇時(shí)，低電壓、高性能是我們考慮的重要方面，同時(shí)還要選擇體積較小功能相對(duì)較強(qiáng)的單片器，實(shí)現(xiàn)迅速有效的技術(shù)。單片機(jī)計(jì)數(shù)器的精確度和終端結(jié)構(gòu)的類型都會(huì)影響計(jì)數(shù)結(jié)果，通過精密比較器的植入和振蕩器電路的設(shè)置，實(shí)現(xiàn)頻率計(jì)的精度和存儲(chǔ)等方面的要求。在單片機(jī)選擇時(shí)還應(yīng)該考慮技術(shù)進(jìn)步革新對(duì)于存儲(chǔ)器程序的選擇和更新的可能，并且考慮單片機(jī)大小對(duì)于整個(gè)電路系統(tǒng)的影響，保證程序?qū)懭氲谋憷?。下圖為其計(jì)數(shù)模塊設(shè)計(jì)圖：

此外，對(duì)于計(jì)數(shù)電路的設(shè)計(jì)還要考慮信號(hào)頻率高低的不同對(duì)計(jì)數(shù)器可能產(chǎn)生的影響，實(shí)現(xiàn)單片機(jī)對(duì)不同信號(hào)頻率進(jìn)行分頻處理。經(jīng)過整形后的信號(hào)進(jìn)入選定規(guī)格的反相器后，對(duì)不同頻級(jí)的信號(hào)進(jìn)行分級(jí)處理，單片機(jī)頻率自動(dòng)分辨處理能力的選擇能夠有效的降低一些頻級(jí)信號(hào)的分辨和處理，保證計(jì)數(shù)器工作的效率和速度。同時(shí)計(jì)數(shù)器的顯示值的大小根據(jù)信號(hào)的頻值進(jìn)行實(shí)現(xiàn)隨機(jī)變動(dòng)，實(shí)現(xiàn)對(duì)不分頻信號(hào)、高頻機(jī)低頻信號(hào)的有效計(jì)數(shù)。

4.顯示電路的設(shè)計(jì)

顯示電路是數(shù)字頻率計(jì)電路設(shè)計(jì)的重要組成部分，它負(fù)責(zé)將整形電路及計(jì)數(shù)電路處理的數(shù)據(jù)顯示出來。在該電路設(shè)計(jì)時(shí)我們要考慮的因素便是顯示材料的選擇及數(shù)據(jù)顯示的方式。LED 數(shù)碼管的類型會(huì)對(duì)數(shù)據(jù)的現(xiàn)實(shí)產(chǎn)生一定的影響，而該種材質(zhì)的數(shù)據(jù)顯示方式又分為動(dòng)態(tài)和靜態(tài)兩種。就兩種現(xiàn)實(shí)方式的優(yōu)缺點(diǎn)而言，靜態(tài)現(xiàn)實(shí)具備較高的亮度，為我們及時(shí)準(zhǔn)確的讀取數(shù)值提供了視覺便利，且其接口編程相對(duì)容易，但是該種顯示方式會(huì)占用較多的口線，顯示的位數(shù)直接關(guān)系到鎖存器的數(shù)量，這直接帶來所用器件數(shù)量繁多和連線的龐雜 ；而動(dòng)態(tài)顯示相交而言能夠避免上述一些缺點(diǎn)。在動(dòng)態(tài)顯示使用時(shí)，先確定未選實(shí)現(xiàn)選定未選的段碼的顯示，經(jīng)過一定的延時(shí)再實(shí)現(xiàn)對(duì)下一選定為送段碼顯示，并依此循環(huán)。下圖為其顯示模塊圖：

其具體的工作流程可以解釋為，單片機(jī)中不同的構(gòu)建作為譯碼器實(shí)現(xiàn)信號(hào)的輸入，由譯碼器的輸出來確定數(shù)碼管的選擇位。將每個(gè)數(shù)碼管的公共端與一個(gè)接有高電平的 PNP 三極管的集電極相連，同時(shí)將三極管的基極和譯碼器的輸出端相連接，這樣可以通過對(duì)軟件編程來設(shè)置單片機(jī)中的不用位置構(gòu)建，從而設(shè)計(jì)譯碼器的輸入端，其輸出端設(shè)為低電平且只設(shè)一位，從而使與其連接的三界關(guān)處于一種飽和的狀態(tài)，實(shí)現(xiàn)對(duì)計(jì)數(shù)器數(shù)據(jù)的動(dòng)態(tài)顯示。實(shí)現(xiàn)顯示器電路中各元件的有機(jī)連接后，還要注重送段碼的相關(guān)問題，使得相應(yīng)位數(shù)的送段碼可以通過一定串行口在數(shù)碼管上進(jìn)行顯示。

5.結(jié)束語

除上述電路設(shè)計(jì)外，電子頻率計(jì)的設(shè)計(jì)還要注重電源、濾波等電路的設(shè)計(jì)，只有將各種影響其工作的單元電路的設(shè)計(jì)不斷的精細(xì)化和完善時(shí)，才能有效的保證其工作的效率和在實(shí)驗(yàn)和工業(yè)中的使用效果。

【參考文獻(xiàn)】

[1]沈亞鈞.基于單片機(jī)的數(shù)字頻率計(jì)設(shè)計(jì)[J].山西電子技術(shù)，2012（05）.

[2]楊帆.數(shù)字頻率計(jì)的設(shè)計(jì)與實(shí)現(xiàn)[J].科技廣場，2011（09）.

篇8

【關(guān)鍵詞】EDA技術(shù) 發(fā)展背景 電子線路設(shè)計(jì) 應(yīng)用分析

一、前言

作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，EDA（Electronic Design Automation）技術(shù)是以硬件描述語言HDL（Hardware Description Language）為系統(tǒng)邏輯描述的主要表達(dá)方式，以可編程器件PLD（Programmable Logic Device）為實(shí)驗(yàn)載體，依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，自動(dòng)的完成邏輯編譯，邏輯化簡，邏輯分割，邏輯綜合，結(jié)構(gòu)綜合（布局布線）以及邏輯優(yōu)化和仿真測試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)的應(yīng)用使得設(shè)計(jì)者的工作僅限于利用硬件描述語言和EDA軟件平臺(tái)來完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，極大的提高了設(shè)計(jì)效率，縮短了設(shè)計(jì)周期，節(jié)省了設(shè)計(jì)成本。EDA技術(shù)涉及面廣，內(nèi)容豐富，融合了的微電子、電路系統(tǒng)、計(jì)算機(jī)應(yīng)用等多個(gè)學(xué)科。EDA技術(shù)的本質(zhì)是電子產(chǎn)品的自動(dòng)化設(shè)計(jì)過程，其相關(guān)設(shè)定分別如下：工作平臺(tái)為計(jì)算機(jī)，設(shè)計(jì)語言為硬件描述語言，實(shí)驗(yàn)載體為可編程器件，應(yīng)用方向?yàn)殡娮酉到y(tǒng)設(shè)計(jì)。在電子線路設(shè)計(jì)中應(yīng)用EDA技術(shù)可實(shí)現(xiàn)一體化設(shè)計(jì)，周期時(shí)間大幅度縮短，設(shè)計(jì)效率得到進(jìn)一步提升。因此，對(duì)EDA技術(shù)在電子線路設(shè)計(jì)中的應(yīng)用進(jìn)行分析，對(duì)于EDA技術(shù)的現(xiàn)代應(yīng)用和電子線路設(shè)計(jì)的長足發(fā)展有著積極的現(xiàn)實(shí)意義。

二、EDA技術(shù)的產(chǎn)生背景與內(nèi)容

電子設(shè)計(jì)自動(dòng)化的簡稱就是EDA技術(shù)，因?yàn)楝F(xiàn)代社會(huì)計(jì)算機(jī)，集成電路和電子系統(tǒng)的高速發(fā)展，所以電子設(shè)計(jì)技術(shù)就應(yīng)運(yùn)而生了，他的出現(xiàn)可以提高人們對(duì)于電子電路系統(tǒng)設(shè)計(jì)的能力，這種技術(shù)對(duì)于應(yīng)用電子技術(shù)，計(jì)算機(jī)技術(shù)和智能化技術(shù)都有集成，所以能夠?qū)τ诟鞣N電子通信方面的設(shè)計(jì)進(jìn)行輔助的設(shè)計(jì)，目前來看，該項(xiàng)技術(shù)主要是對(duì)于IC的設(shè)計(jì)，電子線路的設(shè)計(jì)以及PCB板的設(shè)計(jì)起到了一定的作用，而且在日常運(yùn)用的范圍較廣，當(dāng)前，因?yàn)殡娮蛹夹g(shù)和計(jì)算機(jī)技術(shù)對(duì)其的推進(jìn)作用，所以在國家的各個(gè)行業(yè)都有了大量的應(yīng)用，比如國防，昂天，儀器儀表，工業(yè)自動(dòng)化等等，該項(xiàng)技術(shù)正在以驚人的速度發(fā)展，逐漸變成了當(dāng)今電子技術(shù)發(fā)展的前沿。

（一）EDA技術(shù)的產(chǎn)生背景

上世紀(jì)后半期，計(jì)算機(jī)和集成電路迅速發(fā)展起來，電子技術(shù)面臨著新的機(jī)遇和嚴(yán)峻的考驗(yàn)。因電子技術(shù)周期不斷縮短，其與專用集成電路設(shè)計(jì)難度日益提升間的矛盾日益加劇。這一形勢(shì)下，就需要應(yīng)用高層次的設(shè)計(jì)工具和新的設(shè)計(jì)方法來解決這一問題，而EDA技術(shù)就是在這一現(xiàn)實(shí)背景下應(yīng)運(yùn)而生的。

（二）EDA技術(shù)的內(nèi)容

EDA技術(shù)主要包括四方面內(nèi)容：第一，可編程邏輯器件（大規(guī)模）；第二，硬件描述語言；第三，軟件研發(fā)工具；第四，試驗(yàn)開發(fā)系統(tǒng)。EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)的應(yīng)用過程當(dāng)中，其四方面內(nèi)容依次扮演著載體、表達(dá)手段、設(shè)計(jì)工具、下載與硬件驗(yàn)證工具。

三、EDA技術(shù)的發(fā)展

回顧自20實(shí)際90年代初到如今近30年電子設(shè)計(jì)技術(shù)的發(fā)展歷程，EDA工具的發(fā)展經(jīng)歷大致可劃分為三個(gè)階段：計(jì)算機(jī)輔助設(shè)計(jì)（CAD），計(jì)算機(jī)輔助工程（CAE）和電子設(shè)計(jì)自動(dòng)化（EDA）。

（一）計(jì)算機(jī)輔助設(shè)計(jì)CAD（Computer Aided Design）階段

20世紀(jì)70年代是EDA技術(shù)發(fā)展的初期階段，人們開始使用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯和PCB布局布線，使設(shè)計(jì)者從繁瑣，重負(fù)的計(jì)算和繪圖中解脫出來，由于PCB布局布線工具受到計(jì)算機(jī)工作平臺(tái)的制約，其支持的設(shè)計(jì)工作有限且性能較差。

（二）計(jì)算機(jī)輔助工程設(shè)計(jì)CAE（Computer Aided Engineering）階段

20世紀(jì)80年代為CAE階段，此時(shí)EDA工具主要以邏輯模擬，定時(shí)分析，故障仿真，自動(dòng)布局和布線為核心，如果說CAD工具代替了設(shè)計(jì)工作中繪圖的重復(fù)勞動(dòng)，則CAE工具則代替了設(shè)計(jì)師的部分工作。然而，大部分從原理圖出發(fā)的EDA工具仍不能滿足復(fù)雜電子系統(tǒng)的設(shè)計(jì)要求。

（三）電子設(shè)計(jì)自動(dòng)化EDA（Electronic Design Automation）階段

20世界90年代，設(shè)計(jì)工程師逐步從使用硬件轉(zhuǎn)向設(shè)計(jì)硬件，從單個(gè)電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開發(fā)，即片上系統(tǒng)集成。這時(shí)的EDA工具不僅具有電子系統(tǒng)設(shè)計(jì)的能力，而且能提供獨(dú)立于工藝和廠家的系統(tǒng)級(jí)設(shè)計(jì)能力，具有高級(jí)抽象的設(shè)計(jì)構(gòu)思手段。可以說，20世紀(jì)90年代EDA技術(shù)的發(fā)展是電子電路設(shè)計(jì)的革命。

四、EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的理論應(yīng)用

（一）EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的應(yīng)用優(yōu)勢(shì)

在電子系統(tǒng)設(shè)計(jì)中應(yīng)用EDA技術(shù)，使得設(shè)計(jì)人員不必通過門級(jí)原理圖來對(duì)電路進(jìn)行描述，而只需對(duì)設(shè)計(jì)目標(biāo)功能作出描述。電路細(xì)節(jié)方面的的束縛得以擺脫，設(shè)計(jì)人員能夠?qū)⒏嗑Ψ旁诟拍顦?gòu)思和創(chuàng)造性方案上。而當(dāng)通過高層次描述將這些概念構(gòu)思輸入計(jì)算機(jī)后，EDA技術(shù)便可以規(guī)則驅(qū)動(dòng)形式來實(shí)現(xiàn)整個(gè)設(shè)計(jì)的自動(dòng)完成。這樣，新概念能夠有效迅速地轉(zhuǎn)化為產(chǎn)品，產(chǎn)品研制周期大大縮短。

（二）EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)中的基本應(yīng)用步驟

高層次設(shè)計(jì)法是EDA技術(shù)在電子系統(tǒng)設(shè)計(jì)應(yīng)用中的有效形式，其基本步驟如下：第一，通過“自上而下”形式的設(shè)計(jì)手段來劃分系統(tǒng)；第二，完成VHDL代碼的輸入，并應(yīng)用圖形法來EDA實(shí)驗(yàn)室進(jìn)行仿真輸入；第三，對(duì)設(shè)計(jì)輸入做編譯處理，使其轉(zhuǎn)化為VHDL標(biāo)準(zhǔn)文件；第四，采用仿真器來優(yōu)化處理VHDL源代碼，進(jìn)而生成網(wǎng)表文件；第五，參考網(wǎng)表文件，應(yīng)用適配器件來對(duì)對(duì)具體目標(biāo)器件做邏輯映射操作；第六，經(jīng)下載電纜或編程器來講器件編程文件載入目標(biāo)芯片中，如需更換綜合庫，只需通過ASIC的形式即可完成。

五、EDA技術(shù)在電子線路設(shè)計(jì)中的現(xiàn)實(shí)應(yīng)用

（一）分頻器的設(shè)計(jì)要求

分頻器是基本的電子線路，依據(jù)設(shè)計(jì)的不同要求，通常會(huì)遇到半整數(shù)分頻、整數(shù)分頻等，等占空比、非等占空比也會(huì)成為設(shè)計(jì)有時(shí)的要求。同一設(shè)計(jì)中，多種形式的分頻要求也往往存在。鑒于EDA技術(shù)的設(shè)計(jì)應(yīng)用，本文將設(shè)計(jì)目標(biāo)定位基準(zhǔn)信號(hào)整數(shù)分頻的實(shí)現(xiàn)。

（二）分頻器的設(shè)計(jì)思路

假設(shè)系統(tǒng)輸入信號(hào)為時(shí)鐘信號(hào)，分別設(shè)定其頻率、周期、占空比為60MHZ、20微秒、30%。之后將輸入信號(hào)視作敏感信號(hào)，并進(jìn)行4分頻處理，這就就得出相應(yīng)的輸出信號(hào)。同時(shí)，設(shè)置一個(gè)復(fù)位信號(hào)于另外系統(tǒng)中，并配備相應(yīng)計(jì)數(shù)器，隨之融入進(jìn)程中即可實(shí)現(xiàn)設(shè)計(jì)目標(biāo)。

（三）分頻器的設(shè)計(jì)實(shí)現(xiàn)

分頻器的設(shè)計(jì)實(shí)現(xiàn)分六步來進(jìn)行，第一步，找到應(yīng)許程序中的QuartusII標(biāo)志，將其打開；第二步，進(jìn)行新工程項(xiàng)目的建立。在已有工程項(xiàng)目完成的情況下，作“Open Existing Project”的單擊處理，并對(duì)項(xiàng)目保存路徑進(jìn)行選擇。這里，即可應(yīng)用原有文件夾，也可建立新文件夾，隨之輸入相應(yīng)的項(xiàng)目名稱，便可在項(xiàng)目中完成文件的加載。之后，進(jìn)行FPGA芯片的選擇，以試驗(yàn)箱芯片型號(hào)為依據(jù)來作出選擇，并通過對(duì)芯片封裝、引腳數(shù)、速度三欄自上而下的選擇，來將芯片選擇范圍進(jìn)一步縮小。完成芯片選擇后，來對(duì)所需調(diào)用的EDA工具作出選擇，因本文不涉及調(diào)動(dòng)，故可直接點(diǎn)擊下一步，待出現(xiàn)工程對(duì)話框后，點(diǎn)擊完成即完成本步操作；第三步，建立硬件描述語言文件。單擊工具欄File菜單欄正下方的New圖標(biāo)，輸入已經(jīng)編寫好的語言程序于程序輸入框內(nèi)。待輸入完畢后，加以保存并確定文件名（文件名應(yīng)與硬件描述語文和工程名中的模塊名相一致）。這時(shí)，單擊工具欄中編譯圖標(biāo)，如無錯(cuò)誤，電機(jī)確定即可，如彈出警告信息，其信息中對(duì)設(shè)計(jì)問題有相應(yīng)的說明；第四步，建立仿真波形圖。類比于上一步驟，不同之處，在于選擇“New”中的波形文件，雙擊其下空白處，進(jìn)入到時(shí)序仿真端口當(dāng)中，單機(jī)“OK”即完成仿真端口的選擇；第五步，仿真。在菜單欄中對(duì)仿真截止時(shí)間進(jìn)行設(shè)置，通常情況下位20微秒。之后，進(jìn)行輸入的設(shè)置，在時(shí)鐘對(duì)話框中對(duì)起始時(shí)間、周期、結(jié)束時(shí)間進(jìn)行設(shè)置。最后對(duì)低電平或高電平數(shù)據(jù)范圍進(jìn)行選擇，完成后保存，且注意應(yīng)保持波形文件同模塊名、項(xiàng)目名的一致性；第六步，編譯。對(duì)仿真波形圖進(jìn)行編譯，使其每隔四個(gè)時(shí)鐘周期，能夠在輸出端得到等占空比的四分頻波形。之后，改變占空比，或?qū)τ?jì)數(shù)器技術(shù)狀態(tài)值作出稍微改變，多種形式分頻隨即實(shí)現(xiàn)。

六、結(jié)束語

通過論述EDA技術(shù)在電子線路設(shè)計(jì)中的現(xiàn)實(shí)應(yīng)用，可以看出，EDA技術(shù)簡化了繁瑣的設(shè)計(jì)工作，表現(xiàn)出較好的應(yīng)用效果，能夠滿足電子線路的設(shè)計(jì)要求。21世紀(jì)是EDA技術(shù)的發(fā)展高速期，其應(yīng)用正在朝著數(shù)?；旌想娐泛湍M電路的方向邁進(jìn)，EDA技術(shù)必將突破電子設(shè)計(jì)范疇，來進(jìn)入其他領(lǐng)域。且隨著EDA技術(shù)設(shè)計(jì)應(yīng)用的日益成熟，其定將在設(shè)計(jì)領(lǐng)域得到更為廣泛的應(yīng)用。

參考文獻(xiàn)：

[1] 邱軍興.EDA技術(shù)在電路設(shè)計(jì)中的地位和作用[J].西安文理學(xué)院學(xué)報(bào).2009（8）.

[2] 賈民力.EDA仿真技術(shù)在電子線路設(shè)計(jì)中的應(yīng)用[J].青海大學(xué)學(xué)報(bào).2009（23）.

[3] 崔葛.基于FPGA的數(shù)字電路系統(tǒng)設(shè)計(jì)[M].西安：電子科技大學(xué)出版社.2008 .

[4] 潘松.黃繼業(yè).EDA技術(shù)與VHDL（第3版）[M].北京：清華大學(xué)出版社.2009.（9）.

[5] 馬楠.周焱.EDA在射頻電子電路設(shè)計(jì)中的應(yīng)用[J].山西電子技術(shù).2005（2）.

[6] 王樹昆等.EDA仿真環(huán)境的研究與應(yīng)用[J].山東省青年管理干部學(xué)院學(xué)報(bào).2006（1）.

[7] 潘松.黃繼業(yè).EDA技術(shù)與VHDL（第3版）[M].北京：清華大學(xué)出版社.2009.（9）.

[8] 王平.EDA技術(shù)的電子系統(tǒng)設(shè)計(jì)[J].中國科技博覽.2011（38）.

[9] 杜玉遠(yuǎn).EDA設(shè)計(jì)快速入門[J].電子世界.2004.

[10] 路而紅.電子設(shè)計(jì)自動(dòng)化應(yīng)用技術(shù)[M].北京：高等教育出版社.2006.

[11] 徐宏慶.電子線路設(shè)計(jì)中仿真設(shè)計(jì)軟件的應(yīng)用[J]..中國現(xiàn)代教育裝備.2010（2）.

[12] 高有華，龔淑秋，李忠波.基于EDA電子線路的仿真研究[J].沈陽工業(yè)大學(xué)學(xué)報(bào).2002（4）.

篇9

關(guān)鍵詞：數(shù)字電壓表單片機(jī)模數(shù)轉(zhuǎn)換

0 引言

數(shù)字萬用表作為電氣參數(shù)測量的必備工具已取代模擬萬用表廣泛使用，但普通數(shù)字式萬用表測量電壓時(shí)，反應(yīng)速度慢，不能實(shí)時(shí)記錄電壓變化，而具有存儲(chǔ)功能的數(shù)字示波器價(jià)格高體積大，使用不便。設(shè)計(jì)出了一種基于單片機(jī)的具有記錄功能的簡易電壓表，經(jīng)試用，該數(shù)字式電壓表可用于電壓的動(dòng)態(tài)測量采集，并取得了較好的效果。該數(shù)字表稍加改進(jìn)可用于電流、電阻等參數(shù)的動(dòng)態(tài)測量采集。

1 系統(tǒng)結(jié)構(gòu)

簡易數(shù)字電壓表系統(tǒng)結(jié)構(gòu)如圖1所示，由單片機(jī)、放大電路、LCD顯示模塊、按鍵和電源模塊。配通訊適配器，可通過RS232C接口與PC通訊，實(shí)現(xiàn)在線測量。

2 硬件設(shè)計(jì)

LCD顯示模塊采用LCD1602A。LCD1602A內(nèi)置字符發(fā)生器ROM，可提供160種工業(yè)標(biāo)準(zhǔn)字符，包括全部大小寫字母、阿拉伯?dāng)?shù)字及日文片假名以及32個(gè)特殊字符或符號(hào)，容量為16×2字符，可據(jù)微處理器供電電壓選擇DC3.3V或DC5V供電方式。DC5V供電時(shí)工作電流2mA，適用于低功耗便攜式儀器儀表。LCD1602A引腳功能見表1，指令見表2。

單片機(jī)使用深圳宏晶STC12LE5A60S2，該型號(hào)單片機(jī)DC3.3V供電，內(nèi)部集成8路10位A/D，轉(zhuǎn)換速度達(dá)25萬次/秒，用于外部電壓信號(hào)的采集；集成的1280字節(jié)RAM用于存儲(chǔ)采集數(shù)據(jù)，緩沖PC通訊數(shù)據(jù)；集成2路串行通訊接口，通過通訊適配器實(shí)現(xiàn)與PC機(jī)通訊。

電源模塊采用鋰電池供電，通過穩(wěn)壓模塊LM1117實(shí)現(xiàn)DC3.3V輸出，為單片機(jī)和LCD液晶模塊提供電源。放大電路采用LM358設(shè)計(jì)的同相比例放大電路。通訊適配器采用MAX3232CPE制作，該芯片支持DC3V-5V工作電壓，可將TTL電平轉(zhuǎn)換為RS232C邏輯。

3 軟件設(shè)計(jì)

軟件由主程序、定時(shí)中斷服務(wù)程序和串口通訊中斷服務(wù)程序構(gòu)成。主程序，流程圖如圖2所示，完成定時(shí)器、串行通訊口、LCD1602和ADC的初始化后，循環(huán)檢測用戶按鍵狀態(tài)并實(shí)事顯示測量電壓信息。用戶通過按鍵調(diào)節(jié)采樣頻率，確定是否將A/D數(shù)據(jù)上傳上位機(jī)。

定時(shí)中斷服務(wù)程序，流程圖如圖3所示，主要完成A/D的采集?？紤]到啟動(dòng)A/D轉(zhuǎn)換后需等待轉(zhuǎn)換完成，則設(shè)定A/D的讀取在下一次定時(shí)時(shí)間到時(shí)讀取，在上位機(jī)顯示界面中可以加時(shí)間修正。下位機(jī)由于采用LCD1602液晶，顯示刷新頻率不高，可以忽略這短暫延時(shí)。

串口通訊中斷服務(wù)程序?qū)崿F(xiàn)單片機(jī)與上位PC機(jī)通訊。由于采用RS232C接口，受通訊速率的影響，建議實(shí)時(shí)采樣頻率設(shè)定不高于500次/S。

篇10

電子束溶煉技術(shù)(EBM)是冶金溶煉技術(shù)領(lǐng)域里的一個(gè)重要分支技術(shù),在尖端金屬冶煉領(lǐng)域中占有著重要地位,同時(shí)也是未來冶煉領(lǐng)域里的一個(gè)重要組成部分。從本質(zhì)上來講,電子束的冶煉就是在真空環(huán)境較高的條件下,先通過加熱的手段使負(fù)載電阻絲產(chǎn)生電子,然后通過一定的高壓使電子進(jìn)行高速運(yùn)動(dòng),最后將高速運(yùn)動(dòng)的電子束流的動(dòng)能轉(zhuǎn)化為熱能從而冶煉金屬的一種溶煉方法。它主要針對(duì)于難溶金屬進(jìn)行冶煉,比如鶴、鉭、銀、銀、鉿、鉻、銀、錯(cuò)和鈦等溶點(diǎn)較高,輕易難以融化的金屬。在難溶金屬的冶煉領(lǐng)域里面,鈦合金是其中一種使用開發(fā)程度較高的金屬。金屬鈦是自上世紀(jì)中葉被人們逐步發(fā)現(xiàn)并加以利用的一種金屬,相比于其他難溶金屬而言,金屬鈦的強(qiáng)度很高,且不容易被腐燭,在溫度較高的條件下依然能保持自己本身的特性,所以鈦合金在高溫、惡劣、特殊的環(huán)境下被廣泛使用;如航空航天領(lǐng)域、軍工化工制造領(lǐng)域、汽車醫(yī)療領(lǐng)域等。在鈦合金的優(yōu)質(zhì)特性逐漸被人們發(fā)現(xiàn)之后,慢慢被人們所熟知,許多國家開始著手于鈦合金的冶煉與開發(fā)。到了上個(gè)世紀(jì)五六十年代,鈦合金在航空航天飛行器的發(fā)動(dòng)機(jī)的使用上發(fā)揮了重要的作用。到了上個(gè)世紀(jì)80年代以后,鈦合金的應(yīng)用得到了進(jìn)一步的發(fā)展,得益于軍工領(lǐng)域的進(jìn)步,鈦合金在火箭、導(dǎo)彈等裝備設(shè)施上得到了更多的應(yīng)用[2]。正由于以鈦合金為代表的難溶金屬在工業(yè)以及民用發(fā)展的進(jìn)程中得到了廣泛的應(yīng)用,為電子束焰煉技術(shù)的發(fā)展提供了重要的基礎(chǔ)[3]。

1.2課題背景及意義

電子束溶煉爐電源的發(fā)展趨勢(shì)是大功率、高頻化、小型化。目前國內(nèi)的開發(fā)應(yīng)用水平與國外發(fā)達(dá)國家的先進(jìn)水平仍有很非常明顯的差距;其中美國ATI公司已經(jīng)成功生產(chǎn)出由8支電子槍同時(shí)工作,總功率達(dá)到5.6MW的溶煉爐,冶煉功率等級(jí)為世界最大;德國溶煉爐產(chǎn)業(yè)以ALD公司為主要代表,公司成功生產(chǎn)出單臺(tái)功率為600kW的電子槍,4臺(tái)電子槍同時(shí)運(yùn)轉(zhuǎn)功率能夠達(dá)到2000kW。在我國,北京有色金屬研究院開發(fā)出4臺(tái)電子槍同時(shí)工作可提供2.4MW的大型高效電子束冷床爐。但是目前世界各大公司生產(chǎn)的電子束溶煉爐電源主要還是釆用傳統(tǒng)的工頻升壓方式,高頻電源的開發(fā)仍是未來電子束溶煉爐的發(fā)展的難點(diǎn)和熱點(diǎn)。

1.2.1電子束溶煉爐的發(fā)展歷史

電子束的概念第一次出現(xiàn)在人們的視野中是在上個(gè)世紀(jì)的80年代,美國的Temescal冶金公司在1957年首度使用電子束進(jìn)行了對(duì)金屬鈦等難溶金屬的冶煉,此時(shí)才正式開啟了商業(yè)方面對(duì)電子束溶煉的運(yùn)用的時(shí)代。而到了 20世紀(jì)60年代,橫向電子槍技術(shù)相對(duì)成熟起來,能夠投入使用,并且己經(jīng)能夠?qū)χ睆竭_(dá)到80的組錠和鶴錠進(jìn)行冶煉。到了上世紀(jì)80年代中期,過去的橫向電子槍己經(jīng)完全被現(xiàn)在新式的軸向電子槍所取代,現(xiàn)在電子束溶煉爐的溶煉能力得到了質(zhì)的飛越。在90年代后期美國提出了冶煉的新思路,將需要溶煉的金屬放置在溶煉的容器內(nèi)進(jìn)行冶煉的同時(shí),另一個(gè)溶煉裝置同時(shí)進(jìn)行準(zhǔn)備,這樣的搭配使溶煉的效率和能力都已經(jīng)大幅提高[9]。

1.2.2電子束溶煉爐的工作原理

電子束溶煉是利用大功率電子束流,通過控制電子束流的功率,束流的大小,進(jìn)行難溶金屬的溶化與冶煉,通過凝固結(jié)晶后將雜質(zhì)去掉,提純、結(jié)晶的一種冶煉方法[4]。電子束熔煉爐的主要結(jié)構(gòu)包括三個(gè)部分組成:(1)電子槍。(2)電源系統(tǒng)(3)電子束控制系統(tǒng)。電子槍是用于發(fā)射電子束的設(shè)備,電源系統(tǒng)分別由燈絲電源、轟擊電源、加速電源三部分組成,用于電子槍不同部分的供電使用。電子束控制系統(tǒng)負(fù)責(zé)完成對(duì)電子束的聚焦和偏轉(zhuǎn)。電子束以極快的速度發(fā)射到金屬表面,將動(dòng)能轉(zhuǎn)化為熱能并將金屬溶化達(dá)到溶煉的目的。

如圖1.1所示為電子束溶煉爐電子槍結(jié)構(gòu)示意圖,它的基本工作過程如下所述

3)燈絲電源通過輸出穩(wěn)定的電流對(duì)燈絲進(jìn)行加熱,燈絲通入電流后產(chǎn)生高溫并在其周圍溢出少量電子;

4)轟擊電源將燈絲周圍產(chǎn)生的電子轟擊到陰極板上;

5)陰極板受到高速電子的轟擊,溫度急劇升高,并在其周圍產(chǎn)生電子密度極大的電子

6)在陰極板與館煉金屬之間加入高壓加速電源,使電子形成電子束,溶化金屬,達(dá)到冶煉、提純的目的。

2燈絲電源系統(tǒng)結(jié)構(gòu)設(shè)計(jì)及控制策略

燈絲電源是電子束溶煉爐電源系統(tǒng)的重要組成部分。燈絲電源系統(tǒng)主要功能是對(duì)燈絲負(fù)載兩端進(jìn)行加熱,負(fù)載在通過較大的電流之后溫度升高發(fā)射出大量電子,然后供給后級(jí)電源繼續(xù)進(jìn)行處理。在已經(jīng)成熟的電子束系統(tǒng)中最常用的辦法是通過閉環(huán)的調(diào)節(jié)和控制使電流最終達(dá)到一個(gè)穩(wěn)定的狀態(tài),從而讓燈絲電流達(dá)到穩(wěn)定的電流輸出,能夠使溢出電子的數(shù)量達(dá)到一個(gè)穩(wěn)定的平衡,如果燈絲的電流能夠穩(wěn)定,最終會(huì)促使懷煉爐電子束流也隨之穩(wěn)定。在電子束溶煉的過程中,燈絲電流的大小與穩(wěn)定程度直接影響電子束流的大小,從而成為影響溶煉功率的重要因素。

2.1電子束溶煉爐燈絲電源的結(jié)構(gòu)

電子束溶煉爐燈絲電源系統(tǒng)的結(jié)構(gòu)主要包括:

1)不控整流部分

2)Buck變換器

3)全橋逆變部43分

4)降壓隔離變壓器

5)采樣電路、控制電路與過流保護(hù)電路

2.2燈絲電源的工作原理

燈絲電源的作用在于使燈絲通過電流而溢出電子,然后提供給后級(jí)電路,燈絲電流的大小以及其穩(wěn)定程度最終影響溶煉爐電子束流的大小。而電子束流的大小與穩(wěn)定程度直接決定了溶煉過程中的金屬產(chǎn)量和質(zhì)量。本課題所設(shè)計(jì)的電子束溶煉爐燈絲電源為一個(gè)高頻交流電源,輸出電流范圍為交流0-20A可調(diào),輸出電壓穩(wěn)定在交流0~10V。

2.2.1主電路基本原理

電子束溶煉爐燈絲電源的拓?fù)浣Y(jié)構(gòu)如圖2.1所示。電源主回路的部分主要由下面幾個(gè)單元構(gòu)成:不控整流部分;Buck變換器部分;全橋逆變部分;高頻降壓變壓器部分。在電子束恪煉爐中燈絲電源與轟擊電源以及加速電源部分串聯(lián)組成,所以輸出端必須有變壓器對(duì)其進(jìn)行隔離,可起到保護(hù)低壓控制回路的功能。單相工頻220V交流輸入電源經(jīng)過不控整流濾波后,得到280V左右的直流電壓,直流電壓經(jīng)過Buck變換器的電壓調(diào)整將Buck變換器電壓輸出控制在180V;所得到的直流電壓經(jīng)過全橋逆變器后逆變?yōu)楦哳l的交流方波,最后經(jīng)過降壓隔離變壓器可得到10A的交流電流。

2.2.2 Buck變換器的工作模式